[发明专利]用于制造十字电路器件的方法

说明书

技术领域

本发明涉及用于制造十字电路(crossbar circuit)器件的方法，如权利要求1的前序部分所述。而且，本发明涉及一种十字电路器件。

背景技术

例如，根据US专利公开US6,128,214可知一种十字电路。

十字电路(或者十字网络)典型地包括两个垂直朝向的1-D线格子，在一个格子中的线和另一个格子中的线之间的交叉点处具有诸如熔丝、可编程电阻器或晶体管之类的器件，所述线在不同的层中彼此垂直地延伸，并且考虑将其作为未来纳米尺度的电路的结构。这种结构对于失配(misalignment)是高度容忍的，因此制造起来相对容易和便宜。

为了创建十字电路，可以使用公知为纳米压印(imprint)光刻的技术，通过模具(mould)或印模(stamp)将每一个相应的线格子压印到抗蚀剂层中。

在纳米压印光刻中的一种主要预见的瓶颈是产品生产量的限制。这主要是由于印模下抗蚀剂的流动时间加上固化抗蚀剂所需的时间，例如在S-FIL(步进和填充压印光刻)工艺中使用的紫外(UV)硬化。

利用纳米压印光刻，人们预想了至少两个光刻步骤：即用于第一1-D(一维)线格子的第一步骤和随后用于第二线格子的第二步骤，所述第二格子相对于第一格子旋转90°。压印工艺必须施加至少两次以限定在2层互连结构中分离的底部和顶部互连层。人们首先创建底部1-D互连格子层，然后是器件/存储层，最后是顶部1-D互连格子层。

此外，纳米压印光刻应用诸如抗蚀剂剥离之类的技术，在添加下一个互连层之前进行刻蚀和平整(planarisation)。因此，需要针对各种步骤多次移入和移出真空，在这些步骤中或在这些步骤之间可能存在污染。

此外，剥离、刻蚀和平整的步骤相当可观地增加了创建十字电路所需的时间。

发明内容

理想的是减少用于形成十字电路的处理步骤的个数，并且因此减少处理时间。

根据本发明的一个方面，提出了一种用于在衬底上制造十字电路器件的方法，所述十字电路器件包括第一线的第一格子和第二线的第二格子，第一线沿第一方向延伸，第二线沿第二方向延伸，第一线的第一方向和第二线的第二方向被相对于彼此配置，以便形成二维线格子，每一个第一线通过位于第一线和第二线重叠的位置处的中间层与每一个第二线隔离；所述方法包括在衬底上沉积可压印层的步骤，其特征在于：

-通过模具将二维格子掩模压印到可压印层上，所述格子掩模包括多个柱子和在相邻柱子之间插入的开口，并且所述格子掩模与二维线格子互补；

-沿实质上第一方向将第一材料定向沉积到二维格子掩模上；以及

-沿实质上第二方向将第二材料定向沉积到二维格子掩模上，在第一和第二材料的定向沉积期间，所述二维格子掩模担当遮蔽掩模。

有利地，本发明实现了将单独的格子掩模用于第一和第二线格子两者。因此，简化了工艺，并且将限定用于第一线和第二线的独立线格子所需要的相对较长时间减少了至少50％。

根据本发明的另外方面，提出了一种十字电路器件，包括第一线的第一格子和第二线的第二格子，第一线沿第一方向延伸，第二线沿第二方向延伸，第一线的第一方向和第二线的第二方向被相对于彼此配置，以便形成二维线格子，每一个第一线通过位于第一线和第二线重叠的位置处的中间层与每一个第二线隔离；

根据上述方法制造十字电路器件。

根据本发明的另一个方面，提出了一种在上述方法中使用的模具，所述模具包括在其表面上用于压印的几何形状，其特征在于所述几何形状包括二维格子掩模。

根据本发明的另一个方面，提出了一种用于制造半导体器件的方法，包括如上所述的用于制造十字电路器件的方法。

根据本发明的另一个方面，提出了一种半导体器件，包括如上所述的十字电路器件。

附图说明

下面参考一些附图更加详细地解释本发明，附图中示出了本发明的说明性实施例。它们倾向于专用于说明性目的，并且不限制本发明的原理，本发明的原理由权利要求限定。

图1a-1e示出了十字抗蚀剂掩模的形成；

图2示出了示范性十字抗蚀剂掩模的顶视图；

图3示出了衬底上的十字抗蚀剂掩模的透视图；

图4示出了在第一沉积步骤之后的十字抗蚀剂掩模的第一截面图；

图5示出了在第一沉积步骤之后的十字抗蚀剂掩模的第二截面图；

图6示出了在第一沉积步骤之后的十字抗蚀剂掩模的平面图；

图7示出了在第二沉积步骤之后的十字抗蚀剂掩模的第一截面图；