[发明专利]在弱有序处理系统中执行强有序请求以最小化存储器屏障

说明书

相关申请案交叉参考

本专利申请案主张优先于2005年3月25日提出申请且标题为“Method andApparatus for Supressing Unnecessary Memory Barrier Bus Operations”的第60/665,000号临时申请案，所述临时申请案转让给本发明的受让人并以引用方式明确并入本文中。

技术领域

本发明涉及处理系统，且更具体而言，涉及用于当在弱有序处理系统中强制执行强有序请求时使存储器屏障最小化的方法及设备。

背景技术

计算机及其它现代处理系统已使电子工业发生了革命性变化，仅需敲击几下键盘便可执行复杂的任务。这些复杂任务通常涉及若干个装置，所述装置可使用总线以快速有效的方式彼此进行通信。所述总线在处理系统中的各装置之间提供共享通信链路。

取决于具体的应用，连接至处理系统中总线的装置类型可有所不同。通常，所述总线上的发送装置可为处理器，且所述总线上的接收装置可为存储器装置或存储器映射装置。在这些系统中，处理器常常通过允许以不按次序的方式来实施存储器操作从而实现性能上的益处。例如，可重新排序存储器操作序列以使存储器同一页面内的全部操作能够在打开新的页面之前执行。能够重新排序存储器操作的处理系统通常被称为“弱有序”处理系统。

在某些情况下，存储器操作的重新排序可能会不可预测地影响程序行为。例如，一个应用程序可要求处理器在从存储器读取之前，所述处理器应将数据写到那个存储器位置。在弱有序处理系统中，无法保证此一定会发生。由此造成的结果会让人无法接受。

人们使用各种技术以在弱有序处理系统中执行有序存储器操作。一种技术是简单地延迟某些存储器操作，直到此前的全部存储器操作均执行完毕。在所述先前实例中，所述处理器可延迟发出读取请求，直到其接收到确保所述数据已写入至所述存储器位置的指示。另一种技术是，在需要有序存储器操作时使用称为存储器屏障的总线命令。可使用“存储器屏障”来确保处理器在存储器屏障之前发出的全部存储器存取请求都在处理器在存储器屏障之后发出的全部存储器存取请求之前执行完。此外，在所述先前实例中，处理器可在发出读取请求之前将存储器屏障发送至存储器。此可确保处理器在读取存储器之前，所述处理器已对同一存储器位置进行了写入。

两种技术均为有效，但其从系统性能的角度来看就不再有效了。在具有多个存储器装置的处理系统中，所述存储器屏障的效率尤其低下。在这些处理系统中，处理器将需要向其可存取的每一个存储器装置发出存储器屏障以对存储器操作强制执行排序约束。因此，一直需要更为有效的方法以便在弱有序处理系统中实施有序存储器操作。

发明内容

以下揭示弱有序处理系统的一个方面。所述处理系统包括多个存储器装置及多个处理器，所述处理器的每一者均经配置以向一个或多个存储器装置产生存储器存取请求，及总线互连，所述总线互连经配置以使所述处理器介接到所述存储器装置。所述总线互连进一步经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除那些总线互连可证实不具有任何来自始发处理器的未执行存储器存取请求的存储器装置之外，向所述始发处理器可存取的每一其它存储器装置发送存储器屏障。

以下揭示弱有序处理系统的另一个方面。所述弱有序系统包括多个存储器装置、多个处理器及总线互连，所述处理器的每一者均经配置以向一个或多个存储器装置产生存储器存取请求。所述总线互连包括：用于使所述处理器介接到所述存储器装置的装置；及用于通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束的装置：除那些总线互连可证实不具有任何来自始发处理器的未执行存储器存取请求的存储器装置之外，向所述处理器可存取的每一其它存储器装置发送存储器屏障。

如下揭示总线互连的一个方面。所述总线互连包括：总线开关，其经配置以在弱有序处理系统中使多个处理器介接到多个存储器装置，所述处理器的每一者均经配置以向一个或多个存储器装置产生存储器存取请求；及控制器，其经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除那些控制器可证实不具有任何来自始发处理器的未执行存储器存取请求的存储器装置之外，向所述始发处理器可存取的每一其它存储器装置发送存储器屏障。