[发明专利]在弱有序处理系统中执行强有序请求以最小化存储器屏障

权利要求书

1.一种弱有序处理系统，其包括：

多个存储器装置；

多个处理器，所述处理器的每一者均经配置以向所述存储器装置中的一者或多者产生存储器存取请求；及

总线互连，其经配置以使所述处理器介接到所述存储器装置，所述总线互连进一步经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除了那些所述总线互连可证实不具有来自所述始发处理器的未执行的存储器存取请求的存储器装置以外，向所述始发处理器可存取的其它存储器装置的每一者发送存储器屏障。

2.如权利要求1所述的弱有序处理系统，其中所述接收存储器屏障的其它存储器装置的每一者经配置以执行任何来自所述始发处理器的未执行的存储器存取请求。

3.如权利要求1所述的弱有序处理系统，其中所述总线互连进一步经配置以控制所述处理器可存取的其它存储器装置的每一者的信号，并证实那些存储器装置中哪些装置不具有来自其各自信号的未执行的存储器存取请求。

4.如权利要求3所述的弱有序处理系统，其中所述总线互连进一步经配置以响应于所述始发处理器的存储器屏障被所述总线互连发送至所述存储器装置的一者，强迫所述处理器可存取的其它存储器装置的所述一者的所述信号进入第一状态；所述总线互连进一步经配置以在所述信号被强迫进入所述第一状态时证实所述其它存储器装置的所述一者不具有任何未执行的存储器存取请求。

5.如权利要求4所述的弱有序处理系统，其中所述总线互连进一步经配置以响应于从所述始发处理器到所述存储器装置的所述一者的弱有序存储器存取请求，强迫所述信号进入第二状态。

6.如权利要求3所述的弱有序处理系统，其中所述总线互连进一步经配置以响应于来自所述存储器装置的一者的不存在从所述始发处理器到所述存储器装置的所述一者的未执行的存储器存取请求的反馈，强迫所述处理器可存取的其它存储器装置的所述一者的所述信号进入第一状态；所述总线互连进一步经配置以在所述信号被强迫进入所述第一状态时证实所述其它存储器装置的所述一者不具有任何未执行的存储器存取请求。

7.如权利要求6所述的弱有序处理系统，其中所述总线互连进一步经配置以响应于从所述始发处理器到所述存储器装置的所述一者的弱有序存储器存取请求，强迫所述信号进入第二状态。

8.如权利要求1所述的弱有序处理系统，其中所述总线互连进一步经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：将所述强有序存储器存取请求与存储器属性一同发送至所述目标存储器装置，所述存储器属性指示所述存储器存取请求为强有序。

9.一种弱有序处理系统，其包括：

多个存储器装置；

多个处理器，所述处理器的每一者均经配置以向所述存储器装置中的一者或多者产生存储器存取请求；及

总线互连，其具有用于使所述处理器介接到所述存储器装置的装置；及用于通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束的装置：除那些所述总线互连可证实不具有来自所述始发处理器的未执行存储器存取请求的存储器装置以外，向所述处理器可存取的其它存储器装置的每一者发送存储器屏障。

10.一种总线互连，其包括：

总线开关，其经配置以将弱有序处理系统中的多个处理器介接到多个存储器装置，所述处理器的每一者经配置以向所述存储器装置中的一者或多者产生存储器存取请求；及

控制器，其经配置以通过如下方式对从始发处理器到目标存储器装置的强有序存储器存取请求强制执行排序约束：除了那些所述控制器可证实不具有来自所述始发处理器的未执行的存储器存取请求的存储器装置以外，向所述始发处理器可存取的其它存储器装置的每一者发送存储器屏障。

11.如权利要求10所述的总线互连，其中所述控制器进一步经配置以控制所述处理器可存取的其它存储器装置的每一者的信号，并证实那些存储器装置中哪些装置不具有任何来自其各自信号的未执行的存储器存取请求。