[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种广义的半导体器件，更特别地，涉及为了应对元件的大容量化而要求器件芯片的层叠化、和在IC卡等中IC芯片厚度极薄化的器件等中，能够抑制由于金属杂质污染导致的器件特性劣化和可靠性劣化的一种改进的半导体器件。本发明还涉及这种半导体器件的制造方法。

背景技术

在半导体器件的制造中，为了实现器件成品率的稳定化、提高，就必须抑制器件的特性和可靠性的劣化。作为器件的特性和可靠性劣化的主要原因，按照金属杂质的污染，可以列举由于产生晶体缺陷而导致的漏电电流增加、以及栅极氧化膜的膜质下降。

作为解决金属杂质的污染的措施，采用在形成半导体器件的硅半导体衬底上形成金属杂质的吸气位置(gettering site)的方法。作为这种方法，现有技术中已知的是IG法(Intrinsic Getter：固有吸气剂)和EG法(Extrinsic Getter：非固有吸气剂)。

IG法是一种如下方法：通过高温热处理硅半导体衬底，使硅半导体衬底的表面部的氧向外部扩散，在形成可变成器件形成区域的无晶体缺陷区域(DZ层：Denuded Zone，吸杂区)的同时，在比DZ层深的衬底内部，作为吸气位置形成由氧析出核构成的BMD(Bulk Micro Defect：体微型缺陷)。

EG法是通过在硅半导体衬底的背面导入晶格畸变和缺陷区域来吸收金属杂质的方法。作为代表性的例子，已知如下方法：通过喷砂器造成机械损伤，或者使磷等杂质扩散，导致晶格的失配位错、或者通过对多晶硅膜进行成膜，形成吸气位置。

那么，即使在要求器件芯片的层叠化、和IC卡等中IC芯片厚度的极薄化的器件中，为了实现成品率的稳定和提高，必须形成金属杂质的吸气位置。

在图11中示出了已实施IG处理的725μm厚的硅半导体衬底1内的、DZ层3和BMD层4的关系。即使在将元件形成区域形成在距离硅半导体衬底1的表面深度为约5μm以内的情况下，利用前述的IG法，虽然形成硅半导体衬底1内的DZ层3使其具有10μm以上的宽度，但是在IC芯片厚度很厚的情况下(硅半导体衬底1的厚度例如为725μm)，在硅半导体衬底1内，如果形成1×10⁵(以下简写为1E+05。这种简略方式，即，将m×10ⁿ简写为mE+n的情况，即使在下面的例子中也相同)个/cm²左右的BMD2的话，则具有完全吸收(gettering)金属杂质的能力。

但是，器件芯片的层叠化和IC卡等中，在IC芯片的厚度极薄到100μm以下的情况下，硅半导体衬底内的BMD2的个数与IC芯片厚度很厚的情况相比就变得非常少。

图12中示出了为了制造50μm厚的极薄的IC芯片，在将硅半导体衬底1加工到50μm厚的情况下的DZ层3和BMD层4的关系。在比较图11和图12所示的硅半导体衬底1中，即使根据BMD层4的厚度将BMD2的个数进行比例计算，在50μm厚(BMD2的形成区域40μm)下，BMD2的个数只不过是725μm厚(BMD形成区域705μm)的6％。

对于图12的硅半导体衬底1，BMD2的个数的从衬底表面向深度方向的分布示于图13中。如图13所示，尽管从深度10μm处形成BMD，但是在深度10～20μm处的BMD的个数变少，在距离表层20～30μm的深度处，最终达到具有足够吸气能力的1E+05个/cm²。

金属杂质的吸气能力依赖于BMD2的个数。IC芯片越薄时，受到DZ层3的宽度的影响就越大。即，DZ层3宽度越大，BMD2的个数越少，金属杂质的吸气能力就大大地降低。

在图14中示出了50μm极薄的IC芯片的情况下的、作为元件形成区域的、生长了5μm厚的外延硅层5的硅半导体衬底1内的、DZ层3和BMD层4的关系。参照图14，在DZ层3的宽度为10μm以上的硅半导体衬底1上，作为元件形成区域外延生长了作为无晶体缺陷层的硅层5的情况下，由于外延生长的硅层5的厚度增加了，故用于极薄的IC芯片时，与不生长外延硅层5的情况相比，BMD2的个数进一步变少。