[发明专利]栅极触点在有源区上的像素和形成所述像素的方法

说明书

技术领域

本发明涉及成像技术。具体来说，本发明涉及具有密集电路配置的成像装置。

背景技术

例示性CMOS成像电路、其处理步骤以及关于成像电路各CMOS元件功能的详细说明在例如美国专利第6,140,630号、美国专利第6,376,868号、美国专利第6,310,366号、美国专利第6,326,652号、美国专利第6,204,524号及美国专利第6,333,205号中有说明，上述专利均让与Micron Technology公司。上述专利的整个揭示内容均以引用方式并入本文中。

图1图解说明常规CMOS像素10的俯视图，常规CMOS像素10具有位于衬底12中的光电二极管14作为光电转换装置。像素10包括转移栅极16，其与光电二极管14和浮动扩散区24一起形成转移晶体管。像素10也包括重设栅极18，其将施加到有源区26的重设电压(Vaa)选通到浮动扩散区24，以使浮动扩散区24重设。当重设栅极18和转移栅极16均导通时，也可使光电二极管14重设。像素10也包括源极跟随栅极20，其将25电耦联到浮动扩散区24并且其是由有源区26和有源区28所形成的源极跟随晶体管的一部分，有源区26连接到电极源(Vaa)，而有源区28与列选择栅极22相关联。列选择栅极22作为连接有源区28与有源区30的列选择晶体管的一部分，有源区30连接到用于读取像素的像素输出端。

上述晶体管的源极/漏极区、浮动扩散区、在栅极下以及在源极/漏极区之间的沟道区、和光电二极管区因其掺杂性而定义为像素10的有源区，其与栅极结构相组合而定义有源电子装置。如图1中所示，在常规像素10中，晶体管栅极16、18、20和22的触点32、34、36和38远离有源区24、26、28和30放置。这是遵循人们通常所认可的观点，即最好不要冒险通过有源区上电路的薄栅电极蚀刻或使触点的位置过于靠近栅极氧化物，这有可能产生无效装置；因此触点并不位于有源区上。

随着像素间距逐渐减小，有利的是重新定位晶体管栅极触点，以使光电二极管尽可能保持较大光电产生和增强的量子效率。

发明内容

本发明涉及具有光电转换装置和晶体管结构的成像像素，其中所述像素的晶体管栅极触点位于所述像素的有源区上。更具体的说，触点中的一或多个可位于晶体管的沟道区上。此布置使得可更密集地装配像素阵列，从而可在光电转换装置(例如光电二极管)保持相对大的同时使像素间距逐渐减少。

自结合附图而提供的以下详细可更好地理解本发明的这些和其他特征。

附图说明

图1为常规CMOS像素单元的俯视图。

图2显示根据本发明实施例的CMOS像素单元。

图3-8显示贯穿图2的线a-a′和b-b′的图2中所示CMOS像素单元的各制作阶段。

图9显示根据本发明实施例的CMOS像素单元。

图10显示纳入至少一根据本发明实施例构建的成像器的处理器系统。

具体实施方式

尽管将根据某些例示性实施例来阐述本发明，但所属领域的技术人员将容易想到也在本发明范围内的其他实施例。因此，本发明的范围仅参照附随权利要求书界定。

在以下说明中互换使用的术语“衬底”或“晶圆片”可包括任何支撑结构，包括(但不限于)半导体衬底。应将半导体衬底理解为包括绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和未掺杂半导体、由基本半导体基底支撑的硅外延层、和其他半导体结构；然而，也可使用除半导体以外的材料，只要这些材料适合于支撑集成电路。当在以下说明中提及衬底或晶圆片时，可能已使用先前的处理步骤而在基本半导体或基底之中或之上形成区或结。

术语“像素”指含有光电转换装置和相关联晶体管以将电磁辐射转化成电信号的光元件单元。仅出于举例说明的目的，本文将像素图解并阐述为4T(4个晶体管)像素电路。应理解，本发明并不限于四个晶体管(4T)的像素，而是能使用具有比4个晶体管要少(例如3T)或多(例如5T)的其他像素布置。尽管本文参照一个或有限数量像素的结构和制作来阐述本发明，但应理解，此为在具有以(例如)行和列布置的像素的成像阵列中通常布置的多个像素的代表。另外，尽管下文参照CMOS成像器的像素来阐述本发明，但本发明可应用于其他具有像素的固态成像装置(例如，CCD或其他固态成像器)。因此，以下详细说明不具有限制意味，本发明的范围仅由随附权利要求书定义。

术语“有源区”指衬底中通常因掺杂而具有电活性的像素区。术语“有源区”包括像素的光电二极管区、源极/漏极区、浮动扩散区和晶体管沟道。