[发明专利]半导体芯片的制造方法和半导体芯片

说明书

技术领域

本发明涉及一种半导体芯片制造方法，用于形成在多个器件形成区中排列的半导体器件，通过在半导体晶片的第一表面上划分区域并且沿划分区域单独地分离半导体晶片的器件形成区来限定所述多个器件形成区，从而制造包括个体化半导体器件的半导体芯片，本发明还涉及一种半导体芯片。

背景技术

通常，作为通过这种半导体芯片的制造方法将半导体芯片划分为单个半导体芯片的方法，已经公知了各种方法。例如，用于通过称为切片刀片的旋转刀片机械地切割晶片来划分半导体晶片的方法。

然而，近年来本发明晶片已经越来越薄，并且易受外力的半导体晶片受到上述机械切片时，通常是剪切时损坏半导体晶片的情况。这导致不能避免处理产量减小的问题。例如作为这种损坏，由于锐利地剪切形状导致半导体芯片的角落部分(边缘)变得有缺口的碎屑的出现。

近年来，使用等离子蚀刻的等离子体切片(plasma dicing)已经代替上述传统机械切片吸引了大家的注意(例如，参考日本未审专利公开No.2004-172365A)。这里参考图27A至27C和图28A和图28B所示的示意性示范图描述通过传统等离子体切片将半导体晶片划分为单个半导体芯片的方法。

首先，如图27A所示，使半导体晶片501进入这样的状态：通过在通过半导体晶片的电路形成面501a上划分区域R2限定的各个器件形成区R1中形成半导体器件502。每一个半导体器件502包括诸如MOS(金属-氧化物-半导体)结构晶体管之类的器件，所述MOS结构晶体管由半导体晶片501(半导体)在电路形成面501a上直接形成的氧化硅551(氧化物)和在氧化硅551上形成的金属膜(金属)构成。另外，半导体器件502还包括连接端子552(也称为接合焊盘)，用于将器件与外部电子装置电连接。此外，将表面保护膜553形成于半导体器件502的表面上，使得包括半导体器件502的表面。将连接端子552暴露在外，没有用表面保护膜553覆盖。在与电路形成面501a的划分区R2相对应的部分中既不形成氧化硅551也不形成表面保护膜553。

接下来，如图27B所示，经由粘附剂将保护片504可剥离粘附地粘到电路形成面501a，使得半导体晶片501的电路形成面501a不会受到损坏。随后，将掩模(掩模图案)505放置到待处理表面501b(即处理目标面)或与电路形成面501a相对的表面上，使得对与划分区R2相对应的部分进行暴露。

接下来，通过在其上这样形成掩模505的半导体晶片501上执行等离子体刻蚀，对表面501b上没有覆盖掩模505的暴露表面进行刻蚀，去除了与划分区R2相对应的部分。通过如图27C所示的该工艺，单独地分离了器件形成区，形成了包括半导体器件502的半导体芯片510的单片。因此，将半导体晶片501划分为沿划分区R2包括各个半导体器件502的半导体芯片510的单片。

随后，如图28A所示，例如通过执行灰化(ashing)工艺去除了仍然保持在已分离半导体芯片510的待处理表面501b上的掩模505。随后如图28B所示，将粘附带(切片带)506粘贴到半导体晶片501的待处理表面501b上，并且对已经保护了半导体晶片501的电路形成面501a的保护片504进行剥离。结果，将半导体芯片510排列在粘附带506上处于将半导体芯片分离为单片的状态。

通过使用上述传统等离子体切片划分半导体晶片501，与前述机械切片相比，可以减小对于所制造的半导体芯片510的损坏。

发明内容

然而，即使通过上述传统等离子体切片划分为单片的半导体芯片510也具有通过如图27C、28A和28B所示的分离形成的锐利角落部分554(边缘)。存在以下问题：当如上所述在半导体芯片上形成锐利角落部分554时，不能避免碎屑(chipping)的产生。

具体地，上述传统等离子体切片具有以下特征：等离子体中的离子当越靠近底部部分时越难以到达刻蚀底部。因此有时存在这样的情况：例如在图29中所示的已刻蚀划分区R2的部分放大示意图中所示，在已分离的半导体芯片510的底部末端形成凸出形状的角落部分554。在这种情况下存在以下问题：角落部分554变得更加易于切碎，并且减小了半导体芯片的横向破裂强度。

另外，在如图29所示的半导体芯片510中，结果不但在电路形成面501a上形成锐利的角落部分554，而且在待处理的表面501b上形成锐利的角落部分555，这导致以下问题：半导体芯片510的横向破裂强度减小变得更加显著。