[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种允许部件分离的半导体器件和制造方法。

背景技术

如果电源器件能够与逻辑电路分离和/或屏蔽，则诸如电源电子器件的电子部件能够集成在互补性金属氧化物半导体(CMOS)逻辑芯片之上。这种分离可以提供电源器件的完全分离或有效屏蔽以避免扰乱逻辑功能，并且特别是应该理想地允许电源电子器件的其源端处在高电压的高边操作。

此外，该分离或屏蔽应该占据尽可能小的硅区域，并且通过最小数目的附加掩模和处理步骤来实现以确保商业生存能力。

一种已知的分离技术利用隐埋n型层和深腐蚀区域的组合，这阐述于“Development of a robust 50V 0.35μm based smart power technologyusing trench isolation”，ISPSD 2003，页182-185。

另一种选择是利用绝缘体上硅(SOI)晶片。然而，对于竞争性产品而言，这种SOI晶片通常太贵。

另一种分离技术公开于US 4,845,048(Tamaki等)中。在这种技术中，深腐蚀区域形成于沉积在侧壁上的硅层、氧化物和氮化物层中，然后使用各向同性干蚀刻对该深腐蚀区域下的硅进行蚀刻。然后，得到的结构在氧化气氛中进行热处理以形成氧化物。这种氧化物在该深腐蚀区域之间进行延伸以在暴露的表面上形成连续氧化物层。

一种非常相似的方案公开于Changong Ren等的“The partialsilicon-on-insulator technology for RF power LDMOSFET devices andon-chip microinductors”，IEEE Transactions on Electron Devices Volume49 Number 12 pages 2271-2277(2002)。再次，形成了氧化物平台。

然而，这些选择根本没有被广泛采用，从而仍然需要一种既能够获得绝缘体上硅结构的一些或全部优点而又没有这些结构的开销和制造难题的实际方法。

发明内容

根据本发明，提供了一种制造半导体器件的方法，所述方法包括如下步骤：

(a)提供具有相对的第一和第二主要表面的半导体衬底；

(b)从所述第一主要表面向所述第二主要表面对多个横向间隔的纵向第一深腐蚀区域进行蚀刻；

(c)在所述第一深腐蚀区域的侧壁上形成隔离物以保护所述深腐蚀区域的侧壁的至少一部分不被蚀刻；

(d)在所述第一深腐蚀区域的基底上蚀刻第二深腐蚀区域；

(e)在所述第二深腐蚀区域的基底上而非所述第二深腐蚀区域的侧壁上形成绝缘体；以及

(f)在所述第二深腐蚀区域的侧壁开始并且横向延伸以蚀刻空穴。

所述在所述第二深腐蚀区域的基底上形成绝缘体的步骤包括：

在所述第一和第二深腐蚀区域的侧壁上以及所述第二深腐蚀区域的基底上沉积氮化物；

执行垂直蚀刻以从所述第二深腐蚀区域的基底蚀刻所述氮化物；

在所述第二深腐蚀区域的基底上形成氧化物；以及

通过对氧化物之上的氮化物进行选择性蚀刻来去除所述氮化物，从而在所述第二深腐蚀区域的基底上留下氧化物，而所述第二深腐蚀区域的侧壁上没有氧化物和氮化物。

所述蚀刻所述空穴的步骤包括：对所述空穴进行足够时间蚀刻从而使得相邻深腐蚀区域下的空穴连在一起。

与上述的US 4,845,048的结构不同，在深腐蚀区域的基底处蚀刻的空穴不需要是离散的，但是可以连接在一起以形成单一横向延伸空穴。由于它允许使用多种材料来填充空穴而非仅仅US 4,845,048中的半导体的氧化物，所以这会提高灵活性。

在器件分离方面，半导体器件具有绝缘体上硅(SOI)器件的一些优点。所述器件可以用于电源半导体器件，还可以特别用于抗α粒子的器件，例如用于太空中。仅仅有限长度的α粒子轨道将在空穴之上，从而产生的任何电荷的大部分将在远离所述器件的空穴之下。这会减小半导体器件对α粒子的灵敏度。

在实施例中，所述方法可以包括：

在所述第一主要表面上形成漏极区域，以及在所述漏极区域的任一侧上形成横向间隔的源极区域；以及

定义绝缘栅极以控制源极区域和漏极区域之间经由衬底区域的传导；

其中，所述蚀刻所述第一深腐蚀区域的步骤经由所述漏极区域和/或所述源极区域蚀刻所述第一深腐蚀区域；以及