[发明专利]列并行图像传感器的列偏移值的产生及存储

权利要求书

1.一种用于成像装置的列电路，其包括：

多个列读出线；

多个信号链，每一信号链与所述多个列读出线中的N个相关联，其中N为大于或等于1的整数；

至少一个存储器，所述至少一个存储器每信号链包含N个各自存储器存储区域，所述存储器存储区域中的每一者用于存储与所述多个列读出线中的相应一者相关联的偏移值；及

控制电路，其用于处理所述偏移值及由所述信号链处理的所述数字像素读出值。

2.如权利要求1所述的列电路，其中所述控制电路包含：

逻辑电路，其用于分别对每一偏移值与相关联数字像素值进行求和。

3.如权利要求1所述的列电路，其中所述控制电路包括：

逻辑电路，其用于分别将每一偏移值计算为由所述多个列读取线产生的所述数字像素值中的最大一者与由每一各自列读出线产生的数字像素值之间的差。

4.如权利要求3所述的列电路，其中所述逻辑电路适于在所述列电路经由所述多个列读出线耦合至校准像素行时计算每一偏移值。

5.如权利要求4所述的列电路，其中每一校准像素输出对应于已知固定值的信号。

6.如权利要求5所述的列电路，其中所述已知固定值大致对应于黑色信号。

7.如权利要求3所述的列电路，其中所述逻辑电路还向每一偏移值添加固定值。

8.一种成像装置，其包括：

像素阵列，所述像素阵列包括：

成像像素，其布置成多个列及多个行；及

校准像素行；及

列电路，其用于从所述像素阵列中的选定像素行接收模拟信号并产生一组对应的数字像素信号，所述列电路包括：

多个列读出线；

多个信号链，每一信号链与所述多个列读出线中的N个相关联，其中N是大于或等于1的整数；

至少一个存储器，所述至少一个存储器每信号链包含N个各自的存储器存储区域，所述存储器存储区域中的每一者用于存储与所述多个列读出线中相应一者相关联的偏移值；及

控制电路，其用于处理所述偏移值及由所述信号链处理的所述数字像素读出值。

9.如权利要求8所述的成像装置，其中所述控制电路包括：

逻辑电路，其用于分别对每一偏移值与相关联数字像素值进行求和。

10.如权利要求8所述的成像装置，其中所述控制电路包括：

逻辑电路，其用于分别将每一偏移值计算为由所述多个列读出线产生的所述数字像素值中的最大一者与由每一各自列读出线产生的数字像素值之间的差。

11.如权利要求10所述的成像装置，其中所述逻辑电路适于在所述列电路经由所述多个列读出线耦合至校准像素行时计算每一偏移值。

12.如权利要求11所述的成像装置，其中每一校准像素输出对应于已知固定值的信号。

13.如权利要求12所述的成像装置，其中所述已知固定值大致对应于黑色信号。

14.如权利要求11所述的成像装置，其中所述逻辑电路还向每一偏移值添加固定值。

15.一种成像系统，其包括：

处理器；及

成像装置，其耦合至所述处理器，所述成像装置包括：

像素阵列，所述像素阵列包括：

成像像素，其布置成多个列及多个行；及

校准像素行；及

列电路，其用于从所述像素阵列中的选定像素行接收模拟信号并产生一组对应的数字像素信号，所述列电路包括：

多个列读出线；

多个信号链，每一信号链与所述多个列读出线中的N个相关联，其中N是大于或等于1的整数；

至少一个存储器，所述至少一个存储器每信号链包含N个各自的存储器存储区域，所述存储器存储区域中的每一者用于存储与所述多个列读出线中相应一者相关联的偏移值；及

控制电路，其用于处理所述偏移值及由所述信号链处理的所述数字像素读出值。

16.如权利要求15所述的成像系统，其中所述控制电路包括：

逻辑电路，其用于分别对每一偏移值与相关联数字像素值进行求和。