[发明专利]电子零件连接用突起电极与使用其的电子零件安装体及这些的制造方法

说明书

技术领域

本发明涉及形成于电子零件的端子电极或基板的布线电极上的微小电子零件连接用突起电极与使用其的电子零件安装体以及这些的制造方法。

背景技术

近几年，由于便携式终端等电子设备的高性能化或轻薄短小化的要求，期望半导体芯片等电子零件的高密度集成化或高密度安装化，将这些作为电子零件使用的半导体封装的进一步小型化、多引脚化正在进展。随着半导体封装进一步小型化，在使用以往的引线框架的形态中，所述小型化受到限制。

因此，最近作为在电路基板上安装了半导体芯片的设备，BGA(BallGrid Array)或CSP(Chip Scale Package)等区域安装型的半导体封装成为主流。在这些半导体封装中，作为在半导体芯片上电连接电极和由导体布线构成的基板端子的方法，公知引线接合方法或TAB(Tape AutomatedBonding)方法，还有FC(Flip Chip)连接方法等。

特别是，提出一种采用有利于半导体封装的小型化的FC连接方法的BGA或CSP的结构。

例如，FC连接方法是以下方法：一般在半导体芯片的电极上预先形成被称为凸块(bump)的突起电极，使该凸块与基板上的端子对位后通过热压接等来连接。

而且，作为在半导体芯片上预先形成凸块电极的方法，有基于电解电镀的方法与基于接线柱凸块(stud bump)的方法等。在以电解电镀来形成凸块的方法中，由于仅以焊锡将凸块形成为所希望的大小，故存在花费制造时间或制造成本的问题。再有，在电解电镀中，由于难以使电镀槽的电流分布完全均等，故所形成的凸块的大小会产生偏差。进而，因为电镀时间越长，凸块的大小的偏差越显著，所以在仅以焊锡来形成凸块的方法中，难以解决制造时间或制造成本等问题。还有，为了确保凸块的连接部分的耐湿可靠性，虽然开发了具有例如铜等金属芯的凸块，但仍然存在制造步骤复杂等导致进一步花费制造成本的问题。

另一方面，接线柱凸块是将金引线与半导体芯片的电极接合，通过切断而形成的。在该方法中，由于在半导体芯片电极上一个一个地形成凸块，故花费制造时间。进而，由于凸块所使用的金引线的价格高，故存在花费制造成本的问题。

因此，为了解决上述问题，开发了在半导体芯片的电极上统一形成凸块的转印凸块方法。该方法在片状的基座上使形成了焊锡凸块的转印凸块片和半导体芯片对位，通过加热及加压将转印凸块片一侧的凸块统一转印到半导体芯片侧。而且，这些方法例如被公开于特开平5-166880号公报(以下记为“专利文献1”)及特开平9-153495号公报(以下记为“专利文献2”)中。

再有，通过铜芯焊锡凸块来确保与焊锡的连接部分的耐湿可靠性并统一进行转印的例子例如被公开于特开2000-286282号公报(以下记为“专利文献3”)中。

然而，如利用图21A到图21C进行说明的那样，在上述专利文献1与专利文献2所公开的凸块存在以下问题。

即，如图21A所示，凸块1800利用焊锡的表面张力在基板1810的电极1820之上形成为球状。因此，在熔融前的焊锡量有偏差的情况下或所形成的电极面积等不同的情况下，存在凸块1800的形状(特别是高度等)产生偏差的问题。

再有，如图21B所示，因为凸块1800的形状为球状，所以在与电子零件1830的连接电极1840连接的情况下，成为大鼓形1850。因此，应力集中在凸块1800与电子零件1830的连接电极1840的连接部分，存在连接电极1840界面上产生剥离或裂缝等的问题。

进而，由于凸块1800的形状变为大鼓形1850，故相邻的凸块1800之间如图21C所示有可能短路1860，因此无法将电极1820的间隔缩窄。还有，如果缩小凸块1800的形状，则有可能实现所连接的电极1820的间距的缩小。但是，由于无法吸收半导体芯片等电子零件1830的翘曲等，故难以确保连接的可靠性。

再有，在上述专利文献3所示的焊锡凸块中，对在转印片上层叠了金属层和焊锡层的导电端子进行加热加压，以使导电端子的焊锡层侧与半导体芯片等的连接电极连接。然后，使焊锡层熔融，在焊锡层在金属层的周围蔓延的状态下，除去转印片并统一形成焊锡凸块。然而，由于通过焊锡层的熔融，凸块的形状变大，故在微小凸块的形成中有问题。进而，在焊锡层未在金属层的周围蔓延的情况下，难以使例如铜等金属熔融而与基板的电极连接，难以确保连接可靠性。