[发明专利]不对称高电压器件和制造方法

权利要求书

1.一种不对称互补金属氧化物半导体(CMOS)器件(10)，包括：

浅槽隔离(STI)区(12)，其在一个晶胞的漏极区(18)和栅极区(20)之间形成电介质以允许高电压操作；和

在所述晶胞内摹制的n型阱(14)和p型阱(24)。

2.根据权利要求1所述的不对称半导体器件，还包括用于提供基片隔离的深N阱注入物(22)，其中所述深N阱注入物是大约1-2MeV5e12cm-231磷。

3.根据权利要求1所述的不对称半导体器件，其中所述漏极区包括负的STI区的扩展漏极重叠。

4.根据权利要求1所述的不对称半导体器件，还包括基本上被成形为环形的表面布局(40)，其中漏极区(50)位于所述环的中心，而STI区(56)位于漏极区周围。

5.根据权利要求4所述的不对称半导体器件，其中STI区(56)包括线性部分(44)和圆柱部分(46)，并且其中所述圆柱部分(46)是所述线性部分的宽度的至少1.2倍。

6.根据权利要求1所述的不对称半导体器件，还包括性质上基本为线性的表面布局(60)，其包括沿表面布局的器件边缘布置的减活源极区(69)。

7.根据权利要求1所述的不对称半导体器件，其中所述器件是扩展漏极n型金属氧化物(EDNMOS)或扩展漏极p型金属氧化物(EDPMOS)器件中的一种。

8.根据权利要求1所述的不对称半导体器件，其中所述器件是使用5伏基线互补金属氧化物(CMOS)工艺流程形成的，其中利用了近似12.3-15.0nm的栅极氧化物厚度，并且所述第一和第二阱注入物包括高电压p阱注入物(24)和高电压n阱注入物(14)。

9.根据权利要求1所述的不对称半导体器件，其中所述器件是使用2.5伏基线互补金属氧化物(CMOS)工艺流程形成的，其中利用了近似5.0-5.4nm的栅极氧化物厚度，并且所述第一和第二阱注入物包括n型阱(NW)和p型阱(PW)。

10.一种形成不对称互补金属氧化物半导体(CMOS)器件(10)的方法，包括步骤：

形成第一种类型的深阱注入物(22)；

在所述深阱注入物上面而在漏极区(18)和一部分栅极区(20)下面形成第一种类型的第一阱注入物(14)；

在与所述漏极位置相邻的栅极位置的一部分下面的第一阱注入物中形成浅槽隔离(STI)区(12)；

在源极区(16)下面形成第二种类型的第二阱注入物(24)。

11.根据权利要求10所述的方法，其中所述STI区近似为0.35-0.45微米厚。

12.根据权利要求10所述的方法，其中所述器件(10)是使用5伏基线互补金属氧化物(CMOS)工艺流程形成的，其中利用了近似12.3-15.0nm的栅极氧化物厚度，并且所述第一和第二阱注入物包括高电压p阱注入物(24)和高电压n阱注入物(14)。

13.根据权利要求10所述的方法，其中所述器件(10)是使用2.5伏基线互补金属氧化物(CMOS)工艺流程形成的，其中利用了近似5.0-5.4nm的栅极氧化物厚度，并且所述第一和第二阱注入物包括n型阱(NW)和p型阱(PW)。

14.根据权利要求10所述的方法，其中使用近似1-2MeV5e12cm-231磷形成所述深阱注入物以提供基片隔离。

15.根据权利要求10所述的方法，其中所述漏极区包括负的STI区的扩展漏极重叠(28)。

16.根据权利要求10所述的方法，其中所述器件的表面布局(49)基本上被成形为环形，其中漏极区(50)位于所述环的中心，而STI区(56)位于漏极区周围。

17.根据权利要求16所述的方法，其中STI区(56)包括线性部分(44)和圆柱部分(46)，并且其中所述圆柱部分(46)是所述线性部分的宽度的至少1.2倍。

18.根据权利要求10所述的方法，其中所述器件的表面布局(60)性质上基本为线性的，并且所述表面布局包括沿表面布局的器件边缘布置的减活源极区。