[发明专利]对阻抗滞后元件的存储器矩阵的驱动

说明书

技术领域

本发明涉及一种包括具有单元的存储器矩阵的集成电路，每一个所述单元均包含与诸如二极管之类的电压选择性导电元件串联的阻抗滞后元件(resistance hysteresis element)。阻抗滞后元件是具有这样阻抗的电路元件，在已经被施加到器件端子上的电压和电流历史的影响下，所述阻抗可以假定至少两个值之一。

背景技术

美国专利No.6,426,891公开了一种具有包含单元的存储器矩阵的非易失性存储器，每一个所述单元均包含薄膜相变材料和二极管的串联布置。薄膜相变材料表现出滞后效应：依据之前已经施加到材料两端的电压值，所述材料保持两种状态之一。在读取操作期间，因为当将电压施加到相变材料两端时出现状态依赖电流，即相变材料的阻抗取决于状态，所以可以检测到所述状态。(如这里使用的阻抗指的是元件对于至少一个操作电压的电压和电流的比率。不要求所述阻抗对于阻抗滞后元件两端的全部电压值保持相同)。

美国专利No.6,426,891使用二极管来提供对于存储器矩阵中的单元的选择性存取。二极管起电压选择导体的作用，当施加到未选定单元中的二极管上的电压差保持在二极管的正向和反向击穿电压之间时，所述电压选择导体保持未选定的单元是不活动的(passive)。按照这种方式，二极管代替了更传统的三端存取晶体管，具有可以实现更高密度存储器的效果。当单元中串联布置两端的电压差超过写入阈值时发生写效应，所述写入阈值等于正向或反向击穿电压加上滞后元件的滞后阈值电压。

在阻抗滞后存储器中，将这些单元处一个极性的电压差用于将单元逻辑内容更新为逻辑“1”，并且将相反极性的电压差用于将单元的内容更新为逻辑“0”。此外，使用非破坏性的读取操作，其中单元上的电压差超过二极管的正向或反向击穿电压的值小于写入阈值。

在存取这种存储单元的矩阵期间，只有选定的单元接收超过正向或反向击穿电压的电压差。为了存取单独的单元，在存储器矩阵中设置了导体的行和列，分别与行和列中的单元的第一和第二端子相连。当已经从单元中读取数据、或将数据写入到单元中时，将足够高的电压差施加到包含选定单元的行和列的行和列导体之间。然而作为副作用，在其他单元两端出现的电压差将高于在选定单元两端出现的电压差。对于选择性存取，必须将这些电压差保持在二极管正向和反向击穿电压之间。

为此，二极管的使用对于在读取和写入期间可以施加到行和列导体上的电压强加了严格的裕度。如果使用较大的矩阵尺寸，例如由于行和列导体的长度，可能难以针对所有单元维持这些裕度。但是如果违反这些裕度将丢失数据。结果，使用二极管来控制选定单元的存取的存储器电路可能比使用存取晶体管的存储器更不可靠，并且具有二极管的这些存储器典型地要求更复杂的驱动器电路和更小的矩阵。

发明内容

本发明的其中一个目的是减轻必须强加对于电压的所述裕度，将所述电压用于存取具有单元的存储器矩阵，所述单元使用诸如二极管之类的阈值元件来提供选择性存取。

根据本发明的电路在权利要求1中进行了阐述。使用不对称阻抗滞后元件，其中正和负极性的电压差的滞后阈值是彼此不同的，需要所述正和负极性迫使阻抗滞后元件的相应状态改变。将具有包含最大滞后阈值极性的电压差用于读取存取单元。这称为读取极性。写入包括两个步骤，这两个步骤不必要在彼此之后紧接着执行。首先将读取极性用在矩阵的选定行和列，以将未选定的全部单元设定为相同的逻辑状态(擦除)。随后，将与读取极性相反的极性(即与最小滞后阈值相关联的极性)用于将依赖于数据的选定单元设定为另一个逻辑状态(编程)。

将使用附图中所示的示范性实施例来描述本发明的这些和其他目的和有利方面。

附图说明

图1示出了存储器电路；

图2示出了存储单元；

图3示出了存储器电路的使用期间的电压裕度；

图4示出了在读取期间施加的电压的示例；

图5示出了在编程期间施加的电压的示例；

图6示出了在擦除期间施加的电压的示例；

图7、图7a示出了列驱动器电路的示例；

图8示出了行驱动器电路的示例；

图9示出了控制电路的状态图；

图10示出了另外的列驱动器电路；

图11a、图11b示出了控制电路的状态图；以及

图12a至图12c示出了电压图。

具体实施方式