[发明专利]用于闪存工艺的控制栅剖面有效

专利信息
申请号: 200680005622.7 申请日: 2006-01-30
公开(公告)号: CN101128923B 公开(公告)日: 2010-09-08
发明(设计)人: S·弗兰恰里尼;D·阿尔奇迪亚科诺 申请(专利权)人: 英特尔公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/28;H01L29/423;H01L29/788
代理公司: 永新专利商标代理有限公司 72002 代理人: 王英
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 闪存 工艺 控制 剖面
【说明书】:

闪存器件是一种特殊类型的存储器,可以对其进行擦除和再编程并且用于在单个数据存储部件中存储编码和/或数据。闪存芯片在多种应用中得到使用,这些应用包括在PC中存储基本输入/输出系统(BIOS)、在调制解调器中更新新的协议、在蜂窝式电话中设置对于用户友好的特征以及提供保护以防止错误的编码。

这些应用需要具有高水平的耐久性、可靠性以及数据保存并且在可预测的时间长度内进行操作而不会出现故障的闪存器件。对于闪存器件的一个可靠性考虑是早期周期性失效(Infant Cycling Failure(ICF))。由电荷存储材料或选择栅氧化物中的缺陷引起的任何电荷的增益或损失会危害数据的完整性。在包括沉积、清洗、蚀刻及抗蚀剂除去的大量制造步骤中会引入不期望的缺陷。需要新的工艺以减小存储器件中的缺陷密度。

附图说明

在本文的结尾部分将特别指出并明确要求本发明的主题。然而,在对照附图进行研究时通过参考以下详细的说明可以最好地理解关于本发明的结构和操作方法、及其目的、特征和优点。

图1是示出根据本发明的包括具有斜面控制栅的非易失性存储器的无线器件的方框图;

图2是示出斜面控制栅的非易失性存储器单元的侧剖面图;以及

图3是进一步示出在存在不期望的缺陷的情况下斜面控制栅的好处的非易失性存储器单元的侧剖面图。

应该意识到为了简化和清楚的说明,附图所示的元件没有必要按比例绘制。例如,为了清楚起见,可以将某些元件的尺寸相对于其它元件放大。此外,如果认为适合,在附图中重复参考标记以表示相应或相似的元件。

具体实施方式

在下面的详细说明中,阐述大量的具体细节以便对本发明有全面的理解。然而,本领域技术人员应该理解的是,没有这些具体细节也可以实现本发明。在其它情况下,没有详细说明公知的方法、工艺、部件以及电路以便不使本发明难以理解。

在下面的说明和权利要求中,术语“耦合”和“连接”连同它们的派生词可以一起被使用。应该理解的是这些术语彼此之间并不作为同义词。更确切地,在具体的实施例中,使用“连接”表示两个或多个元件彼此直接物理的或电接触,而“耦合”可以进一步意味着两个或多个元件彼此不直接接触,但是仍然要彼此协作或互相作用。

图1示出可以例如结合到装置件10中的本发明的特征。在所示的实施例中,装置10是无线通信装置,但应该指出本发明不限于无线应用。在本实施例中,收发器12从一个或多个天线接收和发射调制信号。模拟前端收发器是独立的射频(RF)集成模拟电路,或选择地,将其与处理器20嵌入为混合模式集成电路。可以对所接收的调制信号进行降频变换、滤波,然后将其变换为基带、数字信号。

处理器20可以包括基带和应用程序处理功能,其利用一个或多个处理器内核。通常,方框14和16处理取指令、产生解码、发现操作数、以及执行适当的动作、然后存储结果的功能。使用多个内核可以允许一个内核专用于处理应用程序的特定功能,例如,图形、调制解调器功能等。或者,多个内核可以允许跨内核分担处理工作量。

主控制器18控制与系统存储器24交换数据的存储器接口22。系统存储器24包括诸如磁盘、随机存取存储器(RAM)、只读存储器(ROM)和非易失性存储器26的的存储器组合,尽管包括在系统存储器24中的存储器的类型或种类不限制本发明。非易失性存储器26可以是电可擦除可编程只读存储器(EEPROM)、闪存或任何其它具有控制栅和浮栅的存储器,该存储器能够存储指令和/或数据并且甚至利用装置10以功率节约模式保存该信息。根据本发明,非易失性存储器26包括斜面控制栅。

如先前提到的那样,可以将处理器20和非易失性存储器26结合到无线装置10中,但是处理器和存储器可以共同包括在除无线电之外的应用中。因此,本发明的实施例可以用于各种应用,将所要求的主题结合到台式计算机、膝上型电脑、移动电话、MP3播放器、照相机、通信装置以及个人数字助理(PDA)、医疗或生物技术设备、汽车安全和防护设备、以及汽车信息娱乐产品。然而,应该理解的是本发明的范围不限于这些实例。

图2示出可以多次实例化并且排列成非易失性存储器26的非易失性存储单元200的一个实施例。一旦排列好,可以将大容量存储器分成可以利用片上算法(on-chip algorithms)进行编程和擦除的较小模块。此外,本实施例提供顺从于每一存储器单元包括多位的多电平单元(MLC)的结构。值得注意的是,本发明的各实施例对于阵列结构、用于编程和擦除存储单元的算法类型不受限制,或者不受存储在单个存储单元中的位数的限制。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200680005622.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top