[发明专利]用于闪存工艺的控制栅剖面

权利要求书

1.一种非易失性存储器件，包括：

衬底；

所述衬底上的第一绝缘层；

形成在所述第一绝缘层上以提供用于所述非易失性存储器件的浮栅的第一半导体层；

所述第一半导体层上的第二绝缘层；以及

形成在所述第二绝缘层上和所述浮栅之上以提供用于所述非易失性存储器件的控制栅的第二半导体层，其中所述浮栅的顶部宽度和所述控制栅的底部宽度基本上匹配，但所述控制栅的非直角梯形垂直剖面的顶部宽度小于所述控制栅的底部宽度。

2.根据权利要求1所述的非易失性存储器件，其中在所述控制栅顶部的宽度在190到200nm的范围内，而在底部的宽度在210到220纳米(nm)的范围内。

3.根据权利要求1所述的非易失性存储器件，其中非直角梯形垂直剖面提供从控制栅顶部到底部的大约20纳米(nm)的宽度差值。

4.根据权利要求1所述的非易失性存储器件，还包括：

所述衬底中的漏极区；以及

与所述控制栅分隔开的所述漏极区的接触，其中从所述控制栅的顶部边缘至所述接触的距离大于所述控制栅的底部边缘至所述接触的距离。

5.根据权利要求4所述的非易失性存储器件，其中从所述控制栅的顶部边缘至所述接触的距离比从所述控制栅的底部边缘至所述接触的距离大大约10nm。

6.根据权利要求1所述的非易失性存储器件，其中所述第二绝缘层是由二氧化硅-氮化硅-二氧化硅(ONO)构成的叠层膜。

7.一种制造闪存器件的方法，包括：

在衬底上生长第一绝缘层；

在所述第一绝缘层上形成第一多晶硅层；

在所述第一多晶硅层上设置第二绝缘层；以及

在所述第二绝缘层上和所述第一多晶硅层之上形成第二多晶硅层，其中所述第一多晶硅层是浮栅，其具有基本上平行于衬底表面的顶部和底部部分和基本上垂直于衬底表面的侧面，以及其中所述第二多晶硅层是控制栅，其具有基本上平行于所述衬底表面的顶部和底部部分和不垂直于所述衬底表面的侧面，其中所述控制栅的非直角梯形垂直剖面的顶部宽度小于所述控制栅的底部宽度。

8.根据权利要求7所述的方法，其中所述控制栅具有非直角梯形剖面，并且所述控制栅的所述顶部部分的宽度比所述控制栅的所述底部部分的宽度小大约20纳米(nm)。

9.根据权利要求8所述的方法，还包括：

使用干法蚀刻工艺以限定所述控制栅的所述非直角梯形垂直剖面。

10.根据权利要求9所述的方法，还包括：

通过等离子体蚀刻所述控制栅，其中通过控制在所述蚀刻工艺中所使用的气体量来改变所述非直角梯形垂直剖面。

11.根据权利要求9所述的方法，其中在所述蚀刻工艺中所使用的等离子体类型可以决定所述控制栅的所述非直角梯形垂直剖面。

12.一种存储通过无线装置接收的信号中的信息的方法，包括：

在所述无线装置中，通过收发器接收所述信号；

通过第一内核或第二内核中的一个处理所述信号中的所述信息；以及

将信息存储在形成有浮栅和控制栅的闪存中，其中所述浮栅垂直于衬底表面的剖面为矩形垂直剖面而所述控制栅的垂直剖面为非直角梯形垂直剖面，其中所述浮栅的顶部宽度和所述控制栅的底部宽度基本上匹配，但所述控制栅的非直角梯形垂直剖面的顶部宽度小于所述控制栅的底部宽度。

13.根据权利要求12所述的方法，其中所述控制栅通过利用干蚀刻工艺以限定所述控制栅而具有所述非直角梯形垂直剖面。

14.根据权利要求12所述的方法，还包括：

通过等离子体蚀刻所述控制栅以控制所述非直角梯形垂直剖面，其中通过控制在所述蚀刻工艺中所使用的气体量来改变所述非直角梯形垂直剖面。