[发明专利]多层印刷线路板

说明书

技术领域

本发明涉及一种多层印刷线路板，特别涉及可适用于IC芯片安装用的封装基板的积层多层印刷线路板。

背景技术

在构成IC芯片用封装的积层式多层印刷线路板中，在通过钻孔形成了通孔的芯基板的两面或单面上形成层间绝缘树脂，并通过激光或光刻技术开设用于进行层间导通的导通孔，从而形成了层间树脂绝缘层。在该导通孔的内壁上，通过电镀等形成导体层，并经过蚀刻等形成图案，从而制作出导体电路。再通过反复进行形成层间绝缘层和导体层的操作，从而得到了积层多层印刷线路板。在最新的积层多层线路板中，为了提高通孔及积层层的布线密度，而设置了覆盖通孔表面的导体层(盖状电镀层)，并在该盖状电镀层上形成了导通孔。同样，为了缩短布线长度而采用这样的所谓叠加通路结构：形成用导体填充导通孔而成的填充通孔，进而在该填充通孔的上方并与其相邻地设置填充通孔。

专利文献1、专利文献2等为具有设置了盖状电镀层的通孔的现有技术的积层多层线路板、具有填充通孔的现有技术的积层多层线路板。

专利文献1：日本特开2001-127435号公报

专利文献2：日本特开平11-251749号公报

在为了缩短上述布线长度而采取了叠加通孔构造时，容易使导通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。

在此，在积层多层线路板中，通过在形成无电解电镀膜之后形成电解电镀膜来形成导通孔。一般认为，由于先形成的无电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在该无电解电镀膜上容易产生裂纹。另外，一般认为，由于无电解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘曲进行变形而容易从连接盘上剥离。

发明内容

本发明是为了解决上述课题而作出的，其目的在于提供一种在小直径的填充通孔上方并与其相邻地形成填充通孔而不降低连接可靠性的多层印刷线路板。

由发明人进行的锐意研究的结果可明确知道，在多层印刷线路板上存在特定部位上的导通孔可靠性降低的倾向。

在此，通过模拟可知，在热循环时，对形成在第1层间绝缘层的填充通孔(以下称为第1填充通孔)上方并与其相邻的第2层间绝缘层的填充通孔(以下称为第2填充通孔)的底部施加的应力大于对该第1填充通孔底部施加的应力。

在技术方案1中，通过使形成在第1层间绝缘层的填充通孔上方并与其相邻的第2层间绝缘层的填充通孔底部直径小于第1层间绝缘层的填充通孔的底部直径，从而可以实现采用小直径的导通孔来提高集成率，同时不使叠加通孔的连接可靠性降低。在此，在本发明中，将如图19(A)所示那样的凹入量(从上端面起的凹入量)P1为7μm以下的通孔、以及如图19(B)所示那样的凸起量(从上部平坦面起的突出量)P2为7μm以下通孔定义为填充通孔。

进而，可以在盖状导体层(盖状电镀层)之上形成第1填充通孔。在盖状导体层上形成第1填充通孔时，由于通孔与成为芯部的绝缘性基板处的物性不同，所以盖状导体层变形得较大且复杂。这种在盖状导体层上做成叠加通孔的情况，由于在位于更上方位置的部分处变形量变大，所以容易对第2填充通孔的底部施加较大应力。

附图说明

图1是表示本发明的第1实施例的多层印刷线路板的制造方法的工序图。

图2是表示第1实施例的多层印刷线路板的制造方法的工序图。

图3是表示第1实施例的多层印刷线路板的制造方法的工序图。

图4是表示第1实施例的多层印刷线路板的制造方法的工序图。

图5是表示第1实施例的多层印刷线路板的制造方法的工序图。

图6是表示第1实施例的多层印刷线路板的制造方法的工序图。

图7是第1实施例的多层印刷线路板的剖视图。

图8是表示把IC芯片载置于第1实施例的多层印刷线路板上的状态的剖视图。

图9是通孔的盖状电镀层的俯视图。

图10是表示实施例的评价结果的图表。

图11是表示实施例的评价结果的图表。

图12是表示实施例的评价结果的图表。

图13是表示实施例和第1比较例的评价结果的图表。

图14是表示实施例的评价结果的图表。