[发明专利]电介质膜及其形成方法

说明书

技术领域

本发明涉及形成于硅基板上的氧化膜、氮化膜或氮氧化膜的电介质膜及其制造方法，和使用它们的半导体装置及其制造方法。

背景技术

在作为MOS(金属膜电极/硅氧化物电介质膜/硅基板)晶体管的栅绝缘膜的硅氧化物电介质膜(以下称为“硅氧化膜”)中，要求其具有低漏电流特性，低界面能级密度、低阈值电压偏移、低阈值偏差特性等各种高绝缘性和高可靠性。

另外，在p型MOS晶体管的金属膜电极中，一般采用掺杂B(硼)的聚硅(poly-Si)，该硼在硅氧化物电介质膜中扩散到达形成通道的硅基板。

当B在硅氧化膜中扩散或扩散到通道中时，会发生导致阈值电压偏移和阈值电压偏差的问题。

元件的微细化使半导体元器件的高性能化得以实现，但随之必须使硅氧化膜的厚度极薄化，B的扩散变得不可忽视。因此，提出了对硅氧化膜进行氮化，防止B的扩散的方法(参考非专利文献1：G.Lucovsky，D.R.Lee，S.V.Hattangady，H.Niimi，Z.Jing，C.Parker and J.R.Hauser，Jpn.J.Appl.Phys.34(1995)6827.)。

在采用NO或N₂O气体，在800℃左右进行氮化的方法中，硅氧化膜不被氮化，而硅基板得到氮化，N分布于硅氧化膜/硅基板的界面(参考非专利文献2：K.Kawase，J.Tanimura，H.Kurokawa，K.Kobayashi，A.Teramoto，T.Ogata and M.Inoue，Materials Science in Semiconductor Processing 2(1999)225.)

在该方法中，虽然能够防止B向硅基板的扩散，但不能避免B向硅氧化膜中的扩散，另外，界面上的N引起NBTI(施加负偏压时的阈值电压偏移)特性的劣化(参考非专利文献3：N.Kimizuka，K.Yamaguchi，K.Imai，T.Iisuka，C.T.Liu，R.C.Keller and T.Horiuchi，Symp.VLSI Tech.2000，p.92.)。因此，能够将N仅导入到硅氧化膜表面一侧的游离基氧化膜受到注目。

游离基氧化是指向用Ar气体稀释的N₂气体照射微波，生成等离子体，通过具有高反应性的自由基，对硅氧化膜进行氮化的方法。

由该方法制成的硅氧化膜，N被导入到表面侧上，因此可以防止B向硅氧化膜中的扩散，并具有抑制NBTI特性劣化的效果。

但是，随着元件的微细化，逐渐要求一种硅氧化膜的厚度达到1.5nm以下的超极薄膜。因此，要使N完全不被导入到硅氧化膜/硅基板的界面变得非常困难，NBTI特性劣化成为问题。

如图1(a)所示，在Ar/N₂游离基氮氧化膜的XPS N1s核心电平光电谱中，除了表示Si₃≡N结合(N的3个结合键全部与Si结合)的峰值之外，在高结合能一侧可以观测到另一个结合(以下称为“N_high”)的峰值。在对Si基板进行了Ar/N₂游离基氮化的SiN膜中也能够检测出(图1(b))该峰值，因此并非与O的结合，而是Si与N的结合，但该结合是不能形成Si₃≡N的不稳定结合。另外，该结合是游离基氮化中特有的结合，根本不能从现有的用NO气体进行了热氮化的硅氧化膜(图1(c))和用CVD法成膜的Si₃N₄膜(图1(d))中观测到该结合。

处于这两种结合状态的N在硅氧化膜中的深度分布如图2(a)所示，由于显示出完全不同的分布，因此可知至少有两种的氮化种在参与氮化。

另外，一般情况下，当晶体管的栅绝缘膜暴露在等离子体中时，会对具有高能量的电子造成损害。因此需要通过O₂后退火(post anneal)进行修复。然而，进行后退火时，如图2(b)或图2的Si₃≡N分布的下摆的放大图即图3所示，Si₃≡N的分布向界面侧扩展，因此成为引起NBTI特性劣化的原因。这是因为O₂切断Si-N结合，使游离的N的一部分移动到界面侧。

另一方面，可以通过O₂后退火，如图2(b)、图3所示，完全去除N_high。此外，如图4所示，通过在真空中进行500℃以上的退火处理，也可以对其完全去除。