[发明专利]采样及电平移动电路

说明书

发明领域

本发明一般涉及电路，更具体地涉及采样和电平移动电路。

发明背景

在很多类型的电路中，当对差分电压进行采样和电平移动时，期望消除寄生非线性电容的影响。这种电路的例子是模数转换器(ADC)和数字信号处理器。在具有2.5V差分电压的电路中，使用20皮法拉的采样电容抑制非线性电容的影响。这种大的电容可以明显影响集成电路的成本，也大大增加了电路的面积。

因此，需要提供一种不需要大电容的采样和电平移动电路的方法和系统，由此成本降低并在集成电路中利用更小的面积。这种电路、系统和方法应容易实施，具适用性和成本效率。本发明实现了这种需要。

发明内容

公开了一种电路，包括对差分信号进行采样的第一开关和对所述采样差分信号进行电平移动的第二开关。所述第一和第二开关是交叉耦合的，以消除在所述第一和第二开关之间注入的电荷，并用于使所述电荷转移线性化；和在所述第一和第二开关之间耦合的电容器。

根据本发明的电路给所述采样电路增加了额外的采样开关，在所述电平移动电路中加入了额外的电荷转移开关。通过交叉耦合这些额外的开关，结果是消除了电荷注入，并因此使所述电荷转移线性化。

附图简要说明

图1是现有的采样和电平移动电路的图。

图2是根据本发明的采样和电平移动电路的图。

详细说明

本发明一般涉及电路，更具体的涉及采样和电平移动电路。以下的说明能使本领域的普通技术人员制造和使用本发明，并在专利申请的上下文和必要的文件中提供。对较佳实施例的各种修改和此处描述的一般的原理和特征对本领域的技术人员是显而易见的。因此，本发明意在不限于以下所示的实施例，而是适用于与在此描述的原理和特征一致的最大范围。

公开了当对差分电压进行采样和电平移动时，消除寄生非线性电容影响的电路。图1是现有的采样和电平移动电路10的图。采样电平移动电路10包括接收第一电压Vip(例如20.5V)的第一PMOS晶体管12和接收第二电压Vin(例如18V)的第二PFET晶体管14。晶体管12与NFET晶体管16耦合，晶体管14与NFET晶体管18耦合。电路10与集成级(integration stage)20耦合。所述集成级包括接收来自电路10的所述采样和电平移动信号的运算放大器22，并提供输出电压。晶体管12和14提供所述信号的采样，晶体管16和18提供所述差分电压的电平移动。如图所见，电容器24用来抑制对非线性电容的影响。

主要的寄生非线性电容是由于在采样晶体管12和14中反向偏置的漏极-体效应二极管。在所述采样时钟阶段(CKL和CKH)中，所述采样电容器24充电到Vip和Vin之间的差分电压，并且使所述二极管短路。在所述电荷转移时钟阶段(CK2d)中，所述采样晶体管12和14的漏极驱动至虚拟接地。所述采样晶体管的体效应结点大约保持在恒定电平。

漏极-体效应二极管上反向电压的变化导致了在采样晶体管12和14以及电平移动晶体管16和18之间Voppi和Vonpi结点上注入多余电荷。根据本发明，注入的电荷数量是Vip和Vin电路的非线性函数。

根据本发明的电路在所述采样电路增加了额外的采样开关和在电平移动电路中增加了额外的电荷转移开关。通过交叉耦合这些额外的开关，结果是消除了电荷注入，并因此使所述电荷转移线性化。

为了更独特地仔细说明本发明的特征，现在结合附图进行下述说明。图2是根据本发明的采样和电平移动电路100的图。所述电路100包括与图1电路10相同的很多元件并且它们的标号类似。

但是，如图所示，有两个额外的PFET晶体管102和104分别与采样晶体管12’和14’耦合。另外，两个额外的NFET晶体管106和108分别与电平电路16’和18’耦合。晶体管12’和102’的栅极与公共时钟信号(CKH)耦合。晶体管14’和104与公共时钟信号(CKL)耦合。晶体管16’，106，18’和108的栅极与公共时钟信号(CK2d)耦合。晶体管102和104分别与晶体管106和108交叉耦合。

根据本发明的电路，所述采样电路增加了额外的采样开关和在电平移动电路中增加了额外的电荷转移开关。通过交叉耦合这些额外的开关，结果是消除了电荷注入，并因此使所述电荷转移线性化。