[发明专利]嵌入元件的静电放电保护

说明书

背景技术

本发明涉及电路保护。更具体地，本发明涉及电压可变材料(VVM)。

电过载瞬态(EOS瞬态)产生高电场和高峰值功率，其可致使电路或电路中的高敏感电子元件暂时或永久失去功能。EOS瞬态可包括能够中断电路运行或直接摧毁电路的瞬态电压或电流条件。例如，EOS瞬态可来自电磁脉冲、静电放电、闪电、静电流累积，或由其他电子或电元件的运行产生。EOS瞬态可在次毫微秒到微秒的时间内达到其最大振幅并具有反复的振幅峰值。

静电放电瞬态波(ESD事件)的峰值振幅可超过25,000伏特，同时具有大于100安培的电流。现在存在几种确定EOS瞬态波形的标准。这些标准包括IEC 61000-4-2、ANSI guidelines on ESD(ANSIC63.16)、D0-160、及FAA-20-136。还有军用标准，如MIL STD 883 part3015.7。

用于保护不受EOS瞬态影响的电压可变材料(VVM)存在，该材料被设计为快速反应(即，理想地，在瞬态波达到其峰值之前)以将所传输的电压降低到非常低的值并在EOS瞬态期间将电压箝位在较低的值。VVM的特征为其在低的或正常的工作电压下具有高电阻值。响应于EOS瞬态，这种材料实质上瞬间切换为低电阻状态。当EOS事件已被减轻时，这些材料回到其高电阻状态。VVM能够在高和低电阻状态之间反复切换，并使电路能在多个ESD事件的情况下受到保护。

在ESD事件终止时，VVM还可实质上瞬间恢复到其原始的高电阻值。对于本申请，高电阻状态将被称为高阻抗状态，低电阻状态将被称为低阻抗状态。EOS材料可经受数千次ESD事件，并在提供不受每一独立的ESD事件的影响的保护后恢复到高阻抗状态。

使用EOS材料的电路元件由于EOS瞬间接地从而可分流一部分过电压或电流，从而保护电路及其元件。威胁瞬态的大部分被反射回威胁源。所反射的波或通过所述源辐射开而被削弱，或重新指回响应于每一返回脉冲的浪涌保护器件，直到威胁能量降低到安全水平。

在VVM的上述特性和优点的基础上，需要继续进一步开发采用这样的VVM的应用和装置。

发明内容

根据本发明的一方面，电元件如电阻器和电容器用电压可变材料(VVM)嵌入在印刷电路板(PCB)如多层PCB中。在一实施例中，电元件被提供为层压在PCB的绝缘衬底上或两个所述衬底之间的材料。例如，所述材料为电阻材料或电介质材料。电介质材料通过导电板接触每一面。电阻材料通过引线或迹线接触每一端。电材料可施加在绝缘衬底的相当大面积上并按需在PCB上提供的一个或多个电路内使用。

VVM也被层压到绝缘衬底上，如与衬底上层压电元件薄膜那侧相反的另一侧。绝缘衬底、元件薄膜和VVM的组合可提供为能够接收电路迹线、表面安装元件、通孔元件和其它零件的装置或PCB。所得到的VVM结构可具有任何所需大小的表面积，如大于1平方英寸的表面积。电元件薄膜和VVM层被嵌入在PCB内，从而节省了PCB表面上的有价值空间并可能减小PCB所需的整体尺寸。嵌入元件薄膜和VVM层也可降低成本和改善信号集成度。VVM保护位于PCB之中或之上的电元件免受由于ESD事件引起的能量过载的影响。

如下所述，电元件、VVM和绝缘衬底可按许多不同的方式进行布置以获得所需结果。总的来说，每一布置导致将要保护的器件如电阻或电容材料和VVM之间的并联电学关系。这样，当没有ESD事件时，VVM存在为高阻抗状态，在电路正常运行情况下电流流过嵌入电元件。当出现ESD事件时，VVM切换到低阻抗状态，从而导致ESD能量通过VVM而不是嵌入电元件耗散，因而保护所述元件免遭ESD能量的有害影响。

如下所示，VVM与嵌入电元件并联置放。与嵌入在PCB内或放在PCB上面的VVM可保持并联电学关系。在某些应用中，在PCB的一层或多层中提供一个或多个通道或孔。通道使嵌入电元件或VVM能与位于PCB的多层上的导体电连通。

在实施例中，VVM与其接触电极呈X-Y或共面排列进行置放。在此，定位电极以产生VVM间隙，所述间隙至少实质上平行于电极平面延伸。VVM放在间隙中，接触电极。共面或X-Y间隙的大小适当以将ESD能量分流到所需导体，如地或屏蔽导体。

在另一实施例中，VVM相对于接触电极呈Z向应用置放。在此，例如，一电极堆叠在另一电极之上且VVM置放在电极之间。在此，VVM间隙由VVM层的厚度产生。厚度或间隙大小再次形成适当的大小以将ESD能量分流到所需导体，如地或屏蔽导体。在一实施例中，ESD能量在将要保护的元件周围分流。