[实用新型]一种针对FLASH的高效图形发生装置

说明书

技术领域

本实用新型涉及一种用于集成电路测试的高效图形发生装置，尤其涉及一种针对FLASH(闪存)测试的高效测试图形发生装置，属于集成电路测试领域。

背景技术

FLASH作为一种技术含量较高的非易失性存储设备，具有电可擦除特性和良好的抗电磁干扰特性，在移动存储介质中得到了广泛的应用。特别是近年来，随着各种便携式电子设备，如智能手机、掌上电脑、机顶盒、优盘、MP3/MP4播放器等逐渐走进千家万户，这些便携设备对FLASH的需求量也有显著的提高，因此随之而来的就是FLASH在出厂时的测试压力越来越大。

FLASH测试的压力不仅来自于测试数量上的增加，同时也源自FLASH本身的结构复杂。事实上，FLASH的种类很多，目前主要使用的是NAND型和NOR型FLASH。这两种FLASH的结构和工作原理都不相同，不论是哪种类型的FLASH，其测试的工作量都比较大。这是因为在FLASH内部，各存储器单元可能存在相互间的干扰，即一个存储单元的变化可能引起其他单元跟着变化，要想对FLASH进行功能测试，就要对其中的每个存储单元反复执行读写操作，因此测试时所需要的计算量非常大。

为了解决上述FLASH测试中存在的问题，相关的FLASH测试仪器需要用有限的存储空间产生大量的复杂测试图形。其中的关键部件就是用于产生测试图形的图形发生器。该图形发生器产生测试图形的速度和效率直接决定了整个测试系统的技术性能。因此，有必要设计一种配置灵活、适合于对FLASH进行大规模高速测试的测试图形发生装置。

发明内容

本实用新型的目的在于提供一种针对FLASH的高效图形发生装置。该高效图形发生装置具有灵活高效的配置，适合于对FLASH进行大规模高速测试。

本实用新型的目的是通过下述技术方案实现的：

一种针对FLASH的高效图形发生装置，其特征在于：

所述图形发生装置包括电源管理电路、时钟发生电路、图形生成器和适配器；

所述电源管理电路、时钟发生电路分别与所述图形生成器相连接，所述图形生成器通过所述适配器连接待测试的FLASH；

所述图形生成器为数字信号处理器。

其中，所述数字信号处理器内部固化有算法图形发生模块，所述模块通过预定算法生成测试图形，并将其按时序发送到被测FLASH中形成测试用激励相量。

所述数字信号处理器调整其内部的地址分配，将每个引脚都配置为算法图形产生引脚。

所述电源管理电路由两个DC-DC芯片TPS54310和电源管理芯片TL7705B/SO组成，其中两个TPS54310芯片并联，其输出端接TL7705B/SO芯片的RESIN引脚。

所述时钟发生电路由两个时钟乘法器芯片ICS512组成，分别输出ECLKIN和CORE CLOCK时钟信号。

所述时钟发生电路与所述数字信号处理器相结合，针对FLASH的工作速率调节测试图形发生速率。

所述适配器为与NAND型FLASH相配合的适配器。

或者，所述适配器为与NOR型FLASH相配合的适配器。

本实用新型可以根据不同类型的FLASH的要求设置灵活的寻址方式，快速高效地生成测试图形。图形产生方式灵活，易于配置，特别适合FLASH测试中数据信息地址变化多样，但控制字信息的地址类型固定的情况，可满足多种类型FLASH存储器测试的需求。

附图说明

下面结合附图和具体实施例对本实用新型作进一步说明。

图1为本实用新型所提供的高效图形发生装置的结构示意图；

图2为高效图形发生装置中时钟发生电路的原理图；

图3为高效图形发生装置中电源管理电路的原理图；

图4为该高效图形发生装置测试NAND型FLASH的电路图；

图5为该高效图形发生装置测试NOR型FLASH的电路图。

具体实施方式

本实用新型是一种具有灵活配置的、适合于对FLASH进行大规模高速测试的测试图形发生装置。该测试图形发生装置将激励向量(0，1数据)按被测器件的时序，以一定顺序自动施加于被测器件输入端口，并从其输出信号端接收数据，通过对比被测器件的输入信号和输出信号，判断被测器件是否合格。由于在测试过程中，图形发生装置需要对每个存储单元反复进行读写操作，所以图形发生装置的计算工作量非常大。为了满足大计算量的需要，本实用新型采用了具有很强的并行计算和传输能力的DSP(数字信号处理)芯片作为装置中的图形发生芯片。