[发明专利]浮置栅极的制造方法及存储器的制造方法

说明书

技术领域

本发明涉及一种半导体元件，且特别是涉及一种浮置栅极的制造方法。

背景技术

存储器元件因其可重复进行数据存入、读取及擦除等动作的特性，以及存入的数据在断电后仍续存的优点，故其已广为个人电脑和电子设备所采用。

典型的存储器元件为堆迭式栅极结构，其由浮置栅极与控制栅极所组成。浮置栅极处于浮置状态，无任何电路与之连接。浮置栅极与控制栅极间以栅间介电层相隔。浮置栅极与基底以隧穿介电层相隔。而控制栅极则与字线相连接。

存储器元件的整体效能和浮置栅极与控制栅极之间的栅极耦合率呈正相关关联性。亦即，栅极耦合率愈大，

其操作所需的工作电压将愈低，而存储器的操作速度与效率就会显著提升。一般而言，栅极耦合率是指浮置栅极、控制栅极之间的电容值与存储器总电容值的比率。因此，增加浮置栅极与控制栅极之间的电容接触面积，将有助于增加栅极耦合率。然而，在集成电路持续追求高积集度的趋势下，存储器每一个存储单元所占的面积势必因而缩减。故而如何在有限的晶片面积下，制作出具有高耦合率的存储器是目前极需正视的课题。

发明内容

有鉴于此，本发明的目的就是在提供一种浮置栅极的制造方法，此方法能增加浮置栅极与控制栅极间的电容接触面积，使得浮置栅极与控制栅极间的栅极耦合率加大，进而降低存储器的操作电压，提升其整体使用效能。

本发明的另一目的就是在提供一种存储器的制造方法，此方法能制作出栅极耦合率较高的存储器，进而降低存储器的操作电压，提升其整体使用效能。

本发明的目的就是在提供一种浮置栅极的制造方法。

此方法包括下列步骤。首先，提供基底，基底中已形成多个隔离结构，其突出于基底表面，且隔离结构之间的基底上已依序形成有隧穿介电层、第一导体层与第一掩模层。然后，移除第一掩模层以暴露出第一导体层。再者，于基底上形成第二掩模层，第二掩模层具有多个开口位于隔离结构间，且暴露出第一导体层。继之，于基底上形成多个第二导体层以填满开口。最后，移除第二掩模层。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的隧穿介电层的材质例如是氧化硅。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第一掩模层的材质例如是氮化硅。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第二掩模层的材质例如是氧化硅。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的于基底上形成第二掩模层的方法例如是于基底上形成材料层，然后图案化材料层以形成具有开口的第二掩模层。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的材料层的形成方法例如是化学气相沉积法。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第二导体层的材质例如是掺杂多晶硅。

依照本发明的优选实施例所述的浮置栅极的制造方法，上述的于基底上形成第二导体层的方法例如是于基底上形成导体材料层，且导体材料层填满开口。然后，移除开口之外的部份导体材料层。

本发明的浮置栅极的制造方法可以使控制栅极与浮置栅极间的电容接触面积增加，因此可提升存储器的栅极耦合率，进而使得元件的操作电压降低。

本发明的目的就是在提供一种存储器的制造方法。此方法包括下列步骤。首先，提供基底，此基底上已依序形成有隧穿介电层、第一导体层与第一掩模层。然后，图案化第一掩模层、第一导体层、隧穿介电层与基底，而于基底中形成多个沟槽。再者，形成多个隔离结构填满沟槽。然后，移除第一掩模层以暴露出第一导体层。接着，于基底上形成第二掩模层，第二掩模层具有多个开口位于隔离结构间，并暴露出第一导体层。继之，于基底上形成多个第二导体层以填满开口。然后，移除第二掩模层。再来，于基底上形成栅间介电层。之后，于栅间介电层上形成第三导体层。最后，图案化第三导体层以形成控制栅极，并同时图案化第二导体层与第一导体层以形成多个浮置栅极。

依照本发明的优选实施例所述的存储器的制造方法，上述的隧穿介电层的材质例如是氧化硅。

依照本发明的优选实施例所述的存储器的制造方法，上述的第一掩模层例如是于基底上依序为氮化硅层(SiN)、氧化层、非结晶碳层(α-C)、氮氧化硅/氧化硅层(SiON/SiO)以及底部抗反射涂布层(BARC)。