[发明专利]非易失性存储器的井区延伸结构的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制造方法，尤其涉及一种非易失性存储器的井区延伸结构的制造方法。

背景技术

非易失性存储器元件由于具有可进行多次数据存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，因此已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的非易失性存储器元件，一般是被设计成具有堆叠式栅极(Stacked-Gate)结构，其中包括以掺杂多晶硅制作的浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接，而控制栅极则与字线(Word Line)相接，此外还包括穿隧氧化层(Tunneling Oxide)和栅间电介质层(Inter-Gate DielectricLayer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

另一方面，目前业界较常使用的闪存阵列包括或非(NOR)型阵列结构和与非(NAND)型阵列结构。由于与非型阵列的非易失性存储器结构是使各存储单元串接在一起，其集成度与面积利用率比或非型阵列的非易失性存储器更佳，已经广泛地应用在多种电子产品中。

在公知的与非型非易失性存储器中，在基底中设置有存储单元井区(Cellwell)。由于此存储单元井区的电阻极高，使得元件沟道区的导电度很差，进而影响元件操作速率与效能。因此，在公知的与非型非易失性存储器中，通常会形成足够数目的井区延伸(well pick-up)结构以降低井区的电阻。举例来说，在对与非型非易失性存储器进行读取操作时，利用井区延伸结构可维持存储单元井区处于良好接地状态以避免存储器的启始电压分布变大。在对与非型非易失性存储器进行抹除操作时，利用井区延伸结构可快速地将存储单元井区充电至抹除电压(约20伏特)而可以加快抹除速度。

目前业界常用的形成井区延伸结构的方法有两种。一种是在定义有源区时，在存储单元阵列区域中沿有源区的延伸方向预先保留部分区域作为形成井区延伸结构的区域。由于此种井区延伸结构位于存储单元阵列中而会占去部分字线的面积。而且，作为形成井区延伸结构的区域与字线的宽度不同，在定义有源区时，因光学邻近效应(proximity effect)而会造成线宽的差异，而且对于后续用于形成字线、位线插塞和位线的光掩模也需要进行精密的调整，而会降低工艺裕度(process window)。另一种是在两个存储单元阵列之间，沿位线的延伸方向预先保留部分区域作为形成井区延伸结构的区域。同样地，此种井区延伸结构也会占去部分位线的面积，并因光学邻近效应(proximity effect)而造成线宽的差异，而降低工艺裕度。

发明内容

有鉴于此，本发明的目的之一就是提供一种非易失性存储器的井区延伸结构的制造方法，可以不占据字线或位线的面积，而能够增加元件的集成度。

本发明的另一目的是提供一种非易失性存储器的井区延伸结构的制造方法，此种方法简单，可避免因光学邻近效应造成线宽差异，而可减少制作精密光掩模的成本，并提升工艺裕度。

本发明提出一种非易失性存储器的井区延伸结构的制造方法，包括下列步骤。首先，提供基底，此基底中已形成有第一导电型井区。然后，于基底中形成多个元件隔离结构，并于基底上形成多个虚拟存储单元行。各虚拟存储单元行包括第二导电型源极区和第二导电型漏极区。于基底上形成第一层间绝缘层后，于第一层间绝缘层中形成开口。此开口至少暴露出虚拟存储单元行的第二导电型漏极区以及位于第二导电型漏极区之间的元件隔离结构。移除开口所暴露的部分元件隔离结构，并于开口所暴露的基底中形成第一导电型延伸掺杂区。于开口中形成井区延伸导体层，此井区延伸导体层经由第一导电型延伸掺杂区电连接第一导电型井区。之后，于基底上形成多条虚拟位线，其中虚拟位线电连接井区延伸导体层。

根据本发明一实施例所述的非易失性存储器的井区延伸结构的制造方法，井区延伸导体层的形成方法是首先在基底上形成第一导体材料层，此第一导体材料层填满开口，然后移除第一层间绝缘层上的第一导体材料层，以在开口中形成井区延伸导体层。

根据本发明一实施例所述的非易失性存储器的井区延伸结构的制造方法，其中第一导体材料层的材质包括钨、铜或铝。

根据本发明一实施例所述的非易失性存储器的井区延伸结构的制造方法，其中移除第一层间绝缘层上的第一导体材料层的方法包括进行化学机械研磨工艺。