[发明专利]组合存储单元

权利要求书

1.一种组合存储单元，有一随机存取存储模式与一只读存储模式，并有第一与第二逻辑状态，其中，第一逻辑状态的电平高于第二逻辑状态的电平，该存储单元包括：

一静态随机存取存储单元，包括：

一第一反相器，包括一第一P型金属氧化物半导体晶体管与一第一N型金属氧化物半导体晶体管，且该第一P型金属氧化物半导体晶体管与该第一N型金属氧化物半导体晶体管的栅极共同连接至一第一输入节点，该第一P型金属氧化物半导体晶体管与该第一N型金属氧化物半导体晶体管的漏极共同连接至一第一输出节点；以及

一第二反相器，包括一第二P型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管，且该第二P型金属氧化物半导体晶体管与该第二N型金属氧化物半导体晶体管的栅极共同连接至一第二输入节点，该第二P型金属氧化物半导体晶体管与该第二N型金属氧化物半导体晶体管的漏极共同连接至一第二输出节点；

其中，该第一输入节点与该第二输出节点耦接，且该第一输出节点与该第二输入节点耦接；以及

一掩膜式只读存储编码器，与该第一与第二P型金属氧化物半导体晶体管的源极耦接或与该第一与第二N型金属氧化物半导体晶体管的源极耦接，并决定该存储单元为该随机存取存储模式或该只读存储模式。

2.如权利要求1所述的组合存储单元，其中，该掩膜式只读存储编码器将组合存储单元编码为该随机存取存储模式时，该第一与第二P型金属氧化物半导体晶体管的源极通过该掩膜式只读存储编码器连接至该第一逻辑状态的电平。

3.如权利要求1所述的组合存储单元，其中，该掩膜式只读存储编码器将组合存储单元编码为该随机存取存储模式时，该第一与第二N型金属氧化物半导体晶体管的源极通过该掩膜式只读存储编码器连接至该第二逻辑状态的电平。

4.如权利要求1所述的组合存储单元，其中，该掩膜式只读存储编码器将组合存储单元编码为该只读存储模式时，该第一与第二N型金属氧化物半导体晶体管的源极分别通过该掩膜式只读存储编码器连接至该第一逻辑状态与该第二逻辑状态的电平。

5.如权利要求1所述的组合存储单元，其中，该掩膜式只读存储编码器将组合存储单元编码为该只读存储模式时，该第一与第二P型金属氧化物半导体晶体管的源极分别通过该掩膜式只读存储编码器连接至该第一逻辑状态与该第二逻辑状态的电平。

6.如权利要求1所述的组合存储单元，其中，该掩膜式只读存储编码器的编码通过一扩散层、一接触层、一转接层、一金属层或任一工艺的掩膜层与一控制信号所完成。

7.如权利要求1所述的组合存储单元，更包括第一与第二存取晶体管，该第一存取晶体管耦接在该第一输出节点与一第一位线之间，该第二存取晶体管耦接在该第二输出节点与一第一互补位线之间，且该第一与第二存取晶体管的栅极为一第一字符线所控制。

8.如权利要求7所述的组合存储单元，更包括第三与第四存取晶体管，该第三存取晶体管耦接在该第一输出节点与一第二位线之间，该第四存取晶体管耦接在该第二输出节点与一第二互补位线之间，且该第三与第四存取晶体管的栅极为一第二字符线所控制。

9.如权利要求1所述的组合存储单元，更包括第一、第二与第三存取晶体管，该第一存取晶体管耦接在该第一输出节点与一写入位线之间，该第二存取晶体管的栅极与源极分别耦接至该第二输出节点与一接地点，该第三存取晶体管耦接在第二存取晶体管的漏极与一读取位线之间，且该第一与第三存取晶体管的栅极为一字符线所控制。

10.一种组合存储单元，有一随机存取存储模式与一只读存储模式，并有第一与第二逻辑状态，其中，第一逻辑状态的电平高于第二逻辑状态的电平，该存储单元包括：

一静态随机存取存储单元，包括：

一第一金属氧化物半导体晶体管，有一源极耦接至一写入位线，以及一栅极耦接至写入字符线；

一第二金属氧化物半导体晶体管，有一栅极耦接至该第一金属氧化物半导体晶体管的漏极；以及

一第三金属氧化物半导体晶体管，有一源极耦接至该第二金属氧化物半导体晶体管的漏极，一栅极耦接至一读取字符线，以及一漏极耦接至一读取位线；以及

一掩膜式只读存储编码器，与第二金属氧化物半导体晶体管的源极耦接，并决定该存储单元为该随机存取存储模式或该只读存储模式。