[发明专利]静电放电保护电路

说明书

技术领域

本发明有关于一种静电放电保护电路，特别有关于可完全隔绝连接焊点(pad)和内部电路，并防止寄生NPN通道的静电放电保护电路。

背景技术

图1表示公知技术的静电放电保护电路100。如图1所示，静电放电保护电路100包含一第一整流元件101、一第二整流元件103、一电阻元件105。第一整流元件101以及第二整流元件103通常利用金属氧化物半导体晶体管或二极管实施。静电放电保护电路100连接到一连接焊点107以及一内部电路109，用以防止ESD脉冲从连接焊点107流至内部电路109。一般而言，从连接焊点107进入的ESD脉冲会从第一整流元件101或第二整流元件103被导掉，然而若电阻105太小时电流会流经电阻105而进入内部电路109，进而造成内部电路109的损坏，反之若电阻105太大，虽然内部电路109可较易被保护，但同时也造成电路延迟增加不易高速操作的问题。

图2表示公知技术的静电放电保护电路200。如图2所示，静电放电保护电路200包含一传输选通电路201以及一控制电路203。控制电路203用以控制传输选通电路201的操作。当正常运作时，传输选通电路201为导通的状态，当ESD脉冲由连接焊点205传入时，传输选通电路201为关断的状态，以避免ESD脉冲进入内部电路。此电路可调整传输选通电路201的大小以调整自连接焊点205进入的输入电阻的大小。控制电路203中的电容207和电阻209构成一延迟电路，用以决定传输选通电路201的开通和关断时间。N型金属氧化物半导体晶体管211和213分别用以提供偏压给传输选通电路201中N型金属氧化物半导体晶体管215的P阱(P-Well)或基底(body)以及P型金属氧化物半导体晶体管214的N阱(N-Well)。

然而，因为P型金属氧化物半导体晶体管214直接连接到电容207和电阻209，因此在ESD脉冲进入时，P型金属氧化物半导体晶体管214的栅极电压是ESD脉冲经由电容207耦合产生，因此晶体管214可能无法完全关断，此外N型金属氧化物半导体晶体管213可能会因布局图形不当形成一寄生(parasitic)NPN路径；若ESD脉冲由第一电压电平Vcc导向第二电压电平VGND，破坏性的ESD电流可能就会经由这路径导通并造成晶体管213的损坏。使得静电放电保护电路200无法达到保护的功效。

此外在美国专利7009826中亦公开了一种利用振荡电路作为ESD防护电路的发明。然而，此发明的RF电路并未与连接焊点完善的隔离。且因使用LC谐振电路，会使得电路有较大的面积，而且在正常操作状态下，此电路亦有可能发生不必要的谐振。其他关于此电路的详细描述已公开于美国专利7009826中，故在此不再赘述。

因此，需要一种新颖的发明以解决上述的问题。

发明内容

因此，本发明的目的的一为提供一种静电放电保护电路，其使传输选通电路不直接连接到延迟电路，以避免传输选通电路在ESD脉冲进入时无法关断。

本发明的目的的一为提供一种静电放电保护电路，其利用特定的金属氧化物半导体晶体管以提供偏置电压给传输选通电路，以避免寄生的NPN路径。

本发明的较佳实施例公开了一种静电放电保护电路，包含：一静电放电保护元件、一传输选通电路、一第一N型金属氧化物半导体晶体管、一第一P型金属氧化物半导体晶体管、一延迟电路、一第一反相逻辑电路以及一第二反相逻辑电路。静电放电保护元件，连接到一连接焊点。传输选通电路连接到连接焊点与一输出端。第一N型金属氧化物半导体晶体管连接至传输选通电路以及一第二电压电平，用以依据第二电压电平提供一第一偏压到传输选通电路。第一P型金属氧化物半导体晶体管，连接至传输选通电路以及第一电压电平，用以依据第一电压电平提供一第二偏压到传输选通电路。延迟电路连接至静电放电保护元件，用以决定传输选通电路的开通和关断时间。第一反相逻辑电路连接到延迟电路、传输选通电路以及N型金属氧化物半导体晶体管，用以依据延迟电路的输出而产生一第一控制信号。第二反相逻辑电路连接到第一反相逻辑电路、P型金属氧化物半导体晶体管以及传输选通电路，用以依据第一反相逻辑电路的输出而产生一第二控制信号，其中传输选通电路依据第一、第二控制信号而选择性地开通或关断。