[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，尤指一种不需要承载件的半导体封装件及其制法。

背景技术

传统半导体芯片以焊接框架(Lead Frame)作为芯片承载件形成半导体封装件。该焊接框架包含芯片座及形成在该芯片座周围的多个导脚，待半导体芯片黏接至芯片座上并以焊线电性连接该芯片与导脚后，经由封装树脂包覆该芯片、芯片座、焊线以及导脚的内段而形成该具焊接框架的半导体封装件。

以焊接框架作为芯片承载件的半导体封件的型态及种类繁多，就方形扁平式无引脚(Quad Flat Non-leaded，QFN)半导体封装件而言，其特征在于未设置有外导脚，即未形成有如现有方形扁平式封装(QuadFlat package，QFP)半导体封装件中用于与外界电性连接的外导脚，如此，将得以缩小半导体封装件的尺寸。如图1所示，该QFN半导体封装件1的焊接框架芯片座11底面及导脚12底面均外露出封装胶体15，使接置在该芯片座11上并通过焊线14电性连接至导脚12的半导体芯片13，并使该QFN半导体封装件得通过该导脚12外露表面直接通过焊锡材料16而与外界装置如印刷电路板(printed circuit board)10上的焊垫100相互电性连接。

此外，伴随着半导体产品轻薄短小的发展趋势的日益重要，传统焊接框架往往因其厚度的限制而无法进一步缩小封装件的整体高度，因此，业界于是发展出一种无承载件的半导体封装件，希望通过减低现有的焊接框架厚度，以使其整体厚度得以比传统焊接框架式封装件更为轻薄。

请参阅图2所示，其为美国专利第5,830,800号案所揭示的无承载件的半导体封装件，该半导体封装件主要先在铜质承载件(未示出)上依线路布局形成多个电镀焊垫(Pad)21，该电镀焊垫21的镀层包括金/钯/镍/钯(Au/Pd/Ni/Pd)层，且其厚度大约为6μm；接着，再在该承载件上设置芯片22并进行焊线23连接作业，还进行封装模压制造方法以形成封装胶体24，然后再移除该铜质承载件以使其电镀焊垫21得以显露在外界，由此完成无需预备芯片承载件以供芯片接置使用的封装件，并使该封装件得以通过该电镀焊垫21外露表面直接通过焊锡材料形成焊锡接点(solder joint)26而与外界装置如印刷电路板(printed circuit board)20上的焊垫200相互电性连接。

但是前述的QFN半导体封装件及无承载件的半导体封装件中，当使用高度集成化(Highly Integrated)的芯片，即芯片所布设的电子组件密度提高时，相对地也需提高对应电性连接的导脚或电镀焊垫的布设数量，而使导脚或电镀焊垫与芯片间的距离及焊线的弧长增加，如此不仅使焊线作业的困难度提升，甚而易发生焊线偏移及短路等问题，严重影响电性连接质量。

鉴于前述缺点，美国专利第6,884,652号揭示一种可有效缩短焊线弧长的半导体封装件。如图3所示，这种半导体封装件包含有介电材料层30，在其预定部位开设有多个贯穿介电材料层30的开口300；焊料(Solder)31，敷设在各该介电材料层30的开口300中；第一薄铜层32，形成在介电材料层30及焊料31上；第二铜层33，敷设在第一薄铜层32上，而使第一薄铜层32及第二铜层33形成有多个导电迹线(Conductive Trace)330，各导电迹线330具有终端(Terminal)331；金属层34，敷设在各导电迹线330的终端331上；至少一个芯片35，通过胶黏剂黏置在导电迹线330的预定部位上；多个焊线36，用于电性连接芯片35至敷设有金属层34的终端331；以及封装胶体(Encapsulant)37，用于包覆芯片35、焊线36及导电迹线330，而使介电材料层30及焊料31外露出封装胶体37。

上述半导体封装件的优点在于无需使用如预制的焊接框架、基板等作为芯片承载件，并使导电迹线得因应芯片的集成化程度弹性地布设并能深入与芯片连接的焊线的布设区域，以有效缩短用于电性连接芯片至导电迹线终端的焊线弧长，而减短芯片与导电迹线间的电性连接路径，从而能改善半导体封装件的电路布局性及电性连接质量。