[发明专利]半导体封装件及其制法

权利要求书

1.一种半导体封装件的制法，其包括：

在载具的一个表面上敷设牺牲层，及在该牺牲层上敷设绝缘层，并于该牺牲层及绝缘层的预定部位开设多数贯穿的开口，以外露出该载具；

在该开口中形成导电金属层；

在该绝缘层上形成图案化线路层，且使该图案化线路层电性连接至该导电金属层；

在该绝缘层的预定位置上接置至少一个芯片，并使该芯片电性连接至该图案化线路层；

形成封装胶体以包覆该芯片及图案化线路层；以及

移除该载具及牺牲层，由此外露出该绝缘层及导电金属层，并使该导电金属层凸出于该绝缘层。

2.根据权利要求1所述的半导体封装件的制法，其中，该牺牲层为聚合物材料所制成。

3.根据权利要求2所述的半导体封装件的制法，其中，该牺牲层为环氧化物及光阻剂的其中之一，其厚度约为10～30μm。

4.根据权利要求1所述的半导体封装件的制法，其中，该绝缘层为阻焊膜。

5.根据权利要求1所述的半导体封装件的制法，其中，该导电金属层为镍/金层，以作为半导体封装件与外部装置作电性耦合的电性连接端。

6.根据权利要求1所述的半导体封装件的制法，其中，该图案化线路层通过在该绝缘层上以无电镀及溅射的其中一种方式形成薄铜层，再利用电镀方式在该薄铜层上形成厚铜层，复经过曝光、显影及蚀刻方式所形成。

7.根据权利要求1所述的半导体封装件的制法，其中，在敷设牺牲层及绝缘层后，直接以雷射开孔方式形成贯穿该牺牲层及绝缘层的开口，以外露出该载具。

8.根据权利要求1所述的半导体封装件的制法，其中，该牺牲层通过涂布、曝光、显影与蚀刻以及丝网印刷术的其中一种方式，形成具有多个开口的牺牲层。

9.根据权利要求8所述的半导体封装件的制法，其中，该绝缘层通过涂布、曝光、显影及蚀刻的方式使该绝缘层显露该牺牲层的开口，进而外露该载具。

10.一种半导体封装件，其包括：

绝缘层，该绝缘层中开设有多个贯穿的开口；

导电金属层，其形成于该开口中，且凸出于该绝缘层的一个表面；

图案化线路层，其形成于该绝缘层另一个表面上且电性连接至该导电金属层；

芯片，其接置在该绝缘层的预定部位上，且电性连接至该图案化线路层；以及

封装胶体，其包覆该芯片及图案化线路层。

11.根据权利要求10所述的半导体封装件，其中，该绝缘层为阻焊膜。

12.根据权利要求10所述的半导体封装件，其中，该导电金属层为镍/金层，以作为半导体封装件与外部装置作电性耦合的电性连接端。

13.根据权利要求10所述的半导体封装件，其中，该图案化线路层具有终端，该终端提供给半导体芯片作电性连接。

14.根据权利要求13所述的半导体封装件，其中，该图案化线路层的终端上还形成有金属层。

15.根据权利要求14所述的半导体封装件，其中，该金属层为银层及镍/金层的其中之一。

16.根据权利要求13或14所述的半导体封装件，其中，该图案化线路层上形成有覆盖层，且使该图案化线路层的终端或金属层外露出该覆盖层，该覆盖层为阻焊膜及ABF层的其中之一。

17.根据权利要求10所述的半导体封装件，其中，该芯片以引线接合法及倒装芯片法的其中一种方式电性连接至该图案化线路层。

18.根据权利要求10所述的半导体封装件，其中，该芯片具有作用表面及非作用表面，该芯片的作用表面以倒装法方式电性连接至图案化线路层，并使该芯片的非作用表面外露出封装胶体。

19.根据权利要求10所述的半导体封装件，其中，该导电金属层凸出该绝缘层高度约为10～30μm。