[发明专利]电路板结构及其介电层结构

说明书

技术领域

本发明涉及一种电路板结构及其介电层结构，尤其涉及一种用于细线路电路板中可强化电路板内的线路结构与介电层接合的介电层结构。

背景技术

为使半导体封装件更轻薄短小，生产具有缩小线路宽度与电性连接垫尺寸的细线路(Fine-pitch)产品已成为业界持续努力的目标。

但是，为达电子产品缩小化及功能增加的需求，电路板/封装基板的线路设计越来越密集，而层与层之间也越来越薄小，因此具有高密度与多接脚化特性的封装件结构亦必须缩小线路宽度。在此趋势下，当诸线路的间隙持续缩减时，会造成该线路结构与介电层之间的结合强度不够。

为解决上述缺失，目前业界通常采用于介电层表面形成粗糙面以加强介电层与线路结构之间的结合力。参阅图1，显示现有电路板细线路结构的剖面示意图。如图所示，于一具有电性连接垫101的核心板10表面形成有一介电层12，且该介电层12形成有多个位于电性连接垫101上的开孔120，以显露该核心板10的电性连接垫101，然后直接在形成有开孔120的介电层12上进行粗化制造过程，使该介电层12表面形成粗糙面14，而可于该具有粗糙面14的介电层12上形成线路结构16，其中该线路结构16包含有一当作导电路径的晶种层161及形成于晶种层161上的线路层162，使该线路结构16中的晶种层161通过该粗糙面14以增强与该介电层12的附着力；而该晶种层161为业界所已知用电镀方式形成其上的图案化线路层162之用。采用此类电路板结构，于较宽的线路例如20μm以上可以由此而得到较好的结合力，并且该粗糙面14对电性影响产生的天线效应较小。

然而，上述现有电路板细线路结构中，当线路的宽度小到15μm以下甚至到数μm级，该粗糙面14的粗糙度相对于更小宽度的线路结构16来说，相对成为较大的凹陷及缺口，因而不利于该线路结构16形成于电路板的介电层12上的粗糙面14上；而且该线路结构16在粗糙度大的表面易形成不规则形状，使该线路结构16易产生凹陷、缺口、针孔等品质问题，而无法满足线路的间隙持续缩减的需求，进而造成制造过程良率低、电路板的电性功能不佳；又该线路结构16表面的粗糙缺陷同时亦会造成天线效应，使噪声增加等严重的电性问题。

因此，如何提出一种用于电路板细线路的介电层结构，以避免现有技术中线路结构中的晶种层与介电层之间的结合力不佳，无法满足线路的间距持续缩减的需求、制造过程良率低、电路板的电性能不佳等缺失，实为目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种电路板结构及其介电层结构，于该介电层中含有结合颗粒，通过该结合颗粒以加强线路结构与介电层之间的结合力，以利于细线路制造过程。

本发明的再一目的在于提供一种电路板结构及其介电层结构，藉以提升制造过程良率、电路板的电性功能。

为达上述目的，本发明提供一种电路板的介电层结构，该介电层包括：至少一介电层；以及多个结合颗粒，填充且均匀分散于该介电层中，且该结合颗粒为包覆有绝缘膜的金属粉粒。于后续制造过程中，还对该介电层进行表面处理，进而移除该结合颗粒表面的部分绝缘膜，从而以显露该金属粉粒表面，通过该金属粉粒可与线路结构以化学键方式加以结合，进而强化了两者之间的结合力，从而以供制作细线路。

本发明另提供一种电路板结构，包含有：一核心板；至少一具有多个结合颗粒的介电层，且该介电层形成于核心板表面；以及线路结构，该线路结构包含有一晶种层及形成于该晶种层上的线路层，其中该晶种层附着于介电层表面，且部分结合颗粒接着于晶种层，从而强化线路层结合于介电层上。

该介电层表面得以物理或化学方式等方式表面处理以显露该结合颗粒内的金属粉粒，优选地，该物理方式为等离子蚀刻、反应离子蚀刻、研磨及刷磨的其中之一，而该化学方式为去胶渣(Desmear)及微蚀(mico-etching)的其中之一。