[发明专利]记忆体及其低偏移量限制偏压电路

权利要求书

1.一种低偏移量限制偏压电路，适用于记忆体，其特征在于其中记忆体具有多个记忆单元阵列区，且每一个记忆单元阵列区具有多个记忆单元，而该低偏移量限制偏压电路包括：

定电压源产生器，耦接每一个记忆体单元阵列区，用以依据其每一个记忆单元的电流量，而输出固定电压；以及

限制偏压调变器，耦接该定电压源产生器，用以比较参考电压与该固定电压后，而据以输出限制电压至该定电压源产生器，

其中，当该固定电压大于该参考电压时，该限制电压会下降，以使得该固定电压下降至该参考电压，而当该固定电压小于该参考电压时，该限制电压会上升，以使得该固定电压上升至该参考电压。

2.根据权利要求1所述的低偏移量限制偏压电路，其特征在于上述的限制偏压调变器包括：

第一电晶体，其栅极用以接收该参考电压，而该第一电晶体的第一汲/源极则用以接收第一电位；

第二电晶体，其第一汲/源极用以接收第二电位，而该第二电晶体的栅极与第二汲/源极彼此耦接在一起，并且耦接至该第一电晶体的第二汲/源极；

第三电晶体，其第一汲/源极用以接收该第二电位，而该第三电晶体的栅极则耦接至该第二电晶体的栅极；以及

第四电晶体，其第一汲/源极用以接收该第一电位，而该第四电晶体的第二汲/源极则耦接该第三电晶体的第二汲/源极，并输出该限制电压。

3.根据权利要求2所述的低偏移量限制偏压电路，其特征在于上述的第一电晶体、第四电晶体为NMOS电晶体，而该第二电晶体、第三电晶体为PMOS电晶体。

4.根据权利要求2所述的低偏移量限制偏压电路，其特征在于上述的第一电位是接地电位(GND)，而该第二电位是系统电压(VDD)。

5.根据权利要求1所述的低偏移量限制偏压电路，其特征在于上述的定电压源产生器包括第五电晶体，其栅极用以接收该限制电压，而该第五电晶体的第一汲/源极则耦接该第四电晶体的栅极，并输出该固定电压至每一个记忆单元的汲极端。

6.根据权利要求5所述的低偏移量限制偏压电路，其特征在于上述的第五电晶体的第二汲/源极是提供每一个记忆单元的电流量至感测放大单元，而该感测放大单元是用以判读每一个记忆单元的资料。

7.根据权利要求5所述的低偏移量限制偏压电路，其特征在于上述的第五电晶体为NMOS电晶体。

8.根据权利要求1所述的低偏移量限制偏压电路，其特征在于上述的每一个记忆单元为多阶记忆单元(multilevel memory cell)。

9.根据权利要求1所述的低偏移量限制偏压电路，其特征在于上述的记忆体包括快闪记忆体、动态随机存取记忆体或静态随机存取记忆体。

10.一种记忆体，其特征在于包括：

多个记忆单元阵列区，其中每一个记忆单元阵列区具有多个记忆单元；以及

低偏移量限制偏压电路，其包括：

定电压源产生器，耦接每一个记忆单元阵列区，用以依据每一个记忆单元的电流量，而输出固定电压；以及

限制偏压调变器，耦接该定电压源产生器，用以比较参考电压与该固定电压后，而据以输出限制电压至该定电压源产生器，

其中，当该固定电压大于该参考电压时，该限制电压会下降，以使得该固定电压下降至该参考电压，而当该固定电压小于该参考电压时，该限制电压会上升，以使得该固定电压上升至该参考电压。

11.根据权利要求10所述的记忆体，其特征在于上述的限制偏压调变器包括：

第一电晶体，其栅极用以接收该参考电压，而该第一电晶体的第一汲/源极则用以接收第一电位；

第二电晶体，其第一汲/源极用以接收一第二电位，而该第二电晶体的栅极与第二汲/源极彼此耦接在一起，并且耦接至该第一电晶体的第二汲/源极；

第三电晶体，其第一汲/源极用以接收该第二电位，而该第三电晶体的栅极则耦接至该第二电晶体的栅极；以及

第四电晶体，其第一汲/源极用以接收该第一电位，而该第四电晶体的第二汲/源极则耦接该第三电晶体的第二汲/源极，并输出该限制电压。

12.根据权利要求11所述的记忆体，其特征在于上述的第一电晶体、第四电晶体为NMOS电晶体，而该第二电晶体、第三电晶体为PMOS电晶体。