[发明专利]将三维函数用于掩模规格制定的方法

说明书

技术领域

本发明涉及集成电路制造工艺中的掩模制作过程，尤其设计掩模制作规格的制定方法。

背景技术

目前对光刻用的掩模制定其生产规格时，通常只定义两个值，均值与目标值差(MTT，Mean To Target)以及关键尺寸均匀性(CDU，CriticalDimension Uniformidty)，随着集成电路制造工艺的不断进步，掩模设计规则也随之进一步缩减，半导体器件图案特征的关键尺寸(CD，CriticalDimention)逐渐接近光学分辨率的极限。因此在实际应用中，越来越多出现这样的情况，某些掩模虽然符合预定的规格，即其MTT值和CDU值均在规格之内，但是将掩模用于光刻，使图案复制到硅晶片上后，呈现于晶片上的图案特征的关键尺寸却超出预定的规格。这直接对生产过程中产品良率产生负面影响。

如图1所示，传统的掩模规格是基于固定容许量的MTT值以及CDU值，图中的横坐标为CDU值，纵坐标为MTT值，例如其固定容许量分别为(-7.5，7.5)，(-6，6)，掩模数据只要在图中以这四个值确定的矩形范围内即认为其符合规格，可以用于晶片制造。但是实际使用中，有很多情况下上述的判断并不准确，在所述矩形的左上角以及左下角用斜线表示的三角形区域中(此两个三角形区域仅为具体应用的举例，并非泛指)，虽然掩模的MTT值以及CDU值仍然符合上述的固定容许量(-7.5，7.5)，(-6，6)，但是数值符合此区域的掩模应用于实际生产晶片时，将由于掩模误差导致晶片上图案特征的表现超出光刻制程的容许度。为了避免此种问题出现，实际使用中通常只有缩小掩模的MTT值以及CDU值规格，这种方式实质上提高了掩模等级，但是无疑将导致掩模生产的良率降低，并且成本升高。

发明内容

为了在掩模设计规则越来越趋向收缩的时候，掩模的生产制造仍能保证较高的良率和较低成本，并且不影响掩模用于光刻后的产品质量，提出本发明。

本发明的一个目的在于，提供一种将三维函数用于掩模规格制定的方法。

本发明的另一个目的在于，提供一种将三维函数用于掩模规格制定的方法，并且以此为基础，将三维函数简化为二维函数，用于限定掩模规格。

本发明提出的以三维函数限定掩模规格的方法，或者将所述的三维函数简化为二维函数来限定掩模规格的方法，可以用于确保掩模质量符合生产应用的要求，并且还可以提高掩模制作的良率。

掩模的规格应当基于可影响晶片上关键尺寸偏差的最关键因子而考虑，在本发明中，将这些因子归结为三个方面：MTT值，CDU值以及标称规则实行光学近似效应(nominal on-rule proximity)。

所谓的光学近似效应，主要是指成像系统在像平面上产生的像相对于被成像物的一种失真效应。在光罩掩膜的制备过程中，这种失真效应的大小，主要与特定的光罩制程、被成像物体本身的线宽大小以及被成像物体的周围环境有关系。换句话说，对于同样线宽的被成像物体，如果该物体的周围环境不同，最后反映在光罩掩膜上的失真的大小也不相同。

通常，在掩模设计以及制造时，会比较关心设计规则(Design rule)所允许的最小线宽的图形(on-rule feature)在不同的周围环境(主要指疏密情况不同)下的失真大小(在最佳的光罩掩膜制程条件下)，并把这样的失真称为标称规则实行光学近似效应(nominal on-rule proximity)。

测量标称规则实行光学近似效应(nominal on-rule proximity)具体值的大小主要通过以下方法：设计一组实验图形，该组同行中的每一个分批都有同样大小的图形线宽，所不同的只是图形的疏密。把这一组图形都写到光罩掩膜上，然后测量在光罩掩膜上这些图形的实际线宽。实际线宽和设计线宽之差，就是这种近似效应失真具体值的大小。

基于以上考虑，本发明方法施行的第一步骤是收集大量的由于掩模误差而引起的晶片关键尺寸偏差数据，所述的误差包括掩模主图案特征的MTT值偏移，横向掩模CDU值(cross mask CDU)以及不同掩模的光学近似效应表现值，所使用的掩模图案如图2所示；

对所收集的晶片数据库进行分析，其目的是找出掩模制程的关键因子如何影响晶片级制程窗(process window)范围，以及关键尺寸控制的关系。

数据应当进行详细并且大量的收集，在完成收集这些数据的基础上，可以根据所述的三方面数据在三维坐标系中绘制出掩模规格的函数曲面，如图3所示(图中仅示出部分曲面)，函数的表达式为：

晶片关键尺寸容忍度＝F(MTT，CDU，光学近似效应值)。