[发明专利]CMOS图像传感器的像素单元的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器像素单元的形成方法。

背景技术

目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

暗电流(Dark Current)是CIS工艺面临的难题之一。对于半导体器件来说，只要其温度不是绝对零度，器件内部的电子-空穴对就将处于产生、迁移和湮灭的动态平衡中，温度越高，电子-空穴对产生和迁移的速率就越快，暗电流就越大。通常认为，暗电流是在没有入射光时光电二极管所释放的电流量，理想的图像传感器其暗电流应该是零，但是，实际状况是每个像素中的光电二极管同时又充当电容，当电容慢慢释放电荷时，即使没有入射光，暗电流的电压也会与低亮度入射光的输出电压相当。因此，在这些时候显示器上“图像”还是能被观察到，这主要由于电容所积累的电荷释放造成的。因此，如何优化光电二极管的制作工艺以减少CIS的暗电流成为本领域技术人员面临的首要问题。

暗电流的形成原因主要有两个，一是由于光电二极管区域的表面可动电荷形成的电流；另一个是由于在形成MOS晶体管的多晶硅栅和侧墙工艺中进行等离子体刻蚀对光电二极管区域的表面造成损伤，此损伤影响了半导体表面的晶体结构，继而影响了光电二极管区域表面电子-空穴对产生和迁移的速率，从而增加了CIS的暗电流。

申请号为200610030016的中国专利申请通过在半导体衬底形成一层氧化层来防止等离子体刻蚀对半导体衬底表面的损伤，参照图1所示，在半导体衬底21的第I区域即光电二极管区域增加一层氧化层27以减少等离子体刻蚀对半导体衬底21表面的损伤，同时利用氧化层27与半导体衬底21之间的良好界面达到消除部分半导体衬底界面电荷目的，但是该发明在光电二极管区域增加一层氧化层27时候需要增加一块掩模版，增加了工艺成本。

专利号为6514785的美国专利通过把光电二极管的表面进行定扎达到减小暗电流的目的，参照图2为现有技术形成CMOS图像传感器像素单元结构示意图，工艺步骤为：比如半导体衬底为p型硅，把半导体衬底11分为两个区域，第I区域为光电二极管区域，第II区域为MOS晶体管区域；在半导体衬底11的第II区域形成栅介质层14；然后在栅介质层14上形成多晶硅栅13；在半导体衬底11的第II区域内多晶硅栅13的两侧形成低掺杂源/漏延伸区18；在半导体衬底11的第II区域内多晶硅栅13的两侧形成源/漏区15；在半导体衬底11的第I区域中形成光电二极管的n型的深掺杂阱16，光电二极管的n型的深掺杂阱16和半导体衬底11构成PN结，形成光电二极管；在半导体衬底11的第I区域中进行离子注入形成p型的浅掺杂区17，p型的浅掺杂区17与光电二极管的n型深掺杂阱16形成PN结，形成第二二极管，在半导体衬底11表面形成PIN，达到定扎半导体衬底11表面可动电荷的目的，以减小暗电流，同样，形成第二二极管需要增加一块掩模版，增加了工艺成本。

上述两个专利分别针对等离子体刻蚀对半导体衬底21表面造成的损伤和半导体衬底11表面可动电荷公开了解决方案，各自均增加了一块掩模版，把两个技术方案综合，既可以达到减小等离子体刻蚀对半导体衬底21表面造成的损伤，又可以达到定扎半导体衬底11表面可动电荷的目的，但是需要增加两块掩模板，增加了工艺步骤和工艺成本。

发明内容

本发明解决的问题是在现有技术形成CMOS图像传感器工艺中，在像素单元的第I区域即光电二极管区域形成两个二极管，工艺包括深离子注入形成的深掺杂阱和进行浅离子注入形成浅掺杂区，深掺杂阱与半导体衬底构成光电二极管，浅掺杂区与深掺杂阱构成第二二极管，然后在浅掺杂区上形成绝缘层，在形成浅掺杂区工艺中增加了一块掩模版，增加了工艺步骤和工艺成本。