[发明专利]具有凹陷通道晶体管的半导体器件

权利要求书

1.一种半导体器件，其包括：

器件隔离结构，其形成于半导体基板中以限定有源区，所述有源区在其侧壁的下部具有凹陷区域；

凹陷通道区域，其形成于所述有源区之下的所述半导体基板中，所述凹陷通道区域具有竖直的SOI通道结构，所述SOI通道结构形成于沿着栅极区纵向的所述器件隔离结构的侧壁处；

栅极绝缘膜，其形成于包含所述凹陷通道区域的所述半导体基板之上；以及

栅极电极，其形成于所述栅极绝缘膜之上以填充所述凹陷通道区域。

2.根据权利要求1所述的半导体器件，其中所述凹陷通道区域包含存储节点区域的一部分以及沿着所述有源区的纵向与所述存储节点区域相邻的通道区域。

3.根据权利要求1所述的半导体器件，还包括形成于硅层上的源极/漏极区域，所述硅层通过利用所述栅极电极两侧的半导体基板作为晶种层来生长。

4.一种用于制造半导体器件的方法，所述方法包括：

在半导体基板中形成器件隔离结构以形成有源区，所述有源区在其侧壁的下部具有凹陷区域；

在所述半导体基板和所述器件隔离结构之上形成硬掩模层，所述硬掩模层限定凹形栅极区；

在所述凹形栅极区的侧壁处形成凹陷通道间隙壁；

通过利用所述些凹陷通道间隙壁和所述硬掩模层作为蚀刻掩模，蚀刻在所述凹形栅极区的底部露出的半导体基板以形成凹陷部，其中所述凹陷部包含具有竖直的SOI通道结构的凹陷通道区域，所述SOI通道结构形成于沿着所述栅极区纵向的所述器件隔离结构的侧壁处；

除去所述凹陷通道间隙壁和所述硬掩模层以露出所述半导体基板；

在所述露出的半导体基板之上形成栅极绝缘膜；以及

形成栅极结构，其包含栅极硬掩模层图案与栅极电极的叠层结构，所述栅极结构填充所述栅极区的栅极绝缘膜之上的凹陷通道区域。

5.根据权利要求4所述的方法，其中所述形成器件隔离结构的步骤包括：

蚀刻具有垫氧化物膜和垫氮化物膜的半导体基板的预定区域，以形成限定有源区的沟槽；

在包含所述沟槽的半导体基板之上形成第一绝缘膜；

蚀刻所述第一绝缘膜以在所述沟槽的侧壁处形成第一间隙壁；

利用所述第一间隙壁作为蚀刻掩模来蚀刻在所述沟槽的底部露出的半导体基板，以形成底切空间，在所述底切空间中，所述半导体基板被除去；以及

形成所述器件隔离结构，其填充包含所述底切空间的沟槽。

6.根据权利要求5所述的方法，其中所述第一绝缘膜从氮化硅膜、氧化硅膜、硅膜及其组合所构成的群组中选出，其中所述第一绝缘膜的厚度范围是从1nm至100nm。

7.根据权利要求5所述的方法，其中所述第一绝缘膜通过CVD方法或ALD方法而形成。

8.根据权利要求5所述的方法，其中用于形成所述第一间隙壁的蚀刻工序借助等离子蚀刻方法而执行，所述等离子蚀刻方法利用选自C_xF_yH_z、O₂、HCl、Ar、He及其组合所构成的群组的气体。

9.根据权利要求5所述的方法，其中蚀刻在所述沟槽之下露出的半导体基板以形成第二沟槽，所述第二沟槽包含底切空间，在所述底切空间中，预定区域之下的半导体基板被除去。

10.根据权利要求9所述的方法，其中用于形成所述第二沟槽的蚀刻工序通过如下方式执行，即，将所述沟槽之下露出的半导体基板暴露于HCl及H₂的混合气体的氛围下并且处于500℃至1000℃的温度范围内。

11.根据权利要求4所述的方法，其中形成所述器件隔离结构的步骤包含借助CMP方法进行抛光。

12.根据权利要求5所述的方法，其中用于形成所述底切空间的蚀刻工序利用HCl与H₂的混合气体并且在500℃至1000℃的温度范围内执行。

13.根据权利要求5所述的方法，还包括除去所述垫氮化物膜。

14.根据权利要求13所述的方法，其中用于所述垫氮化物膜的除去工序借助湿式蚀刻方法而执行，所述湿式蚀刻方法利用H₃PO₄。