[发明专利]接垫的静电放电保护装置与其方法及结构

说明书

技术领域

本发明有关一种静电放电保护装置及其方法，且特别是有关一种接垫的静电放电保护装置及其方法。

背景技术

静电放电(ElectroStatic Discharge，ESD)是一种静电累积，于不同物体之间静电荷转移的一种现象。静电放电发生的时间极短，仅为毫微秒(ns)等级。在静电放电事件下会产生很高的电流，电流的大小通常会高到数安培左右。如此一来，静电放电时所产生的电流一旦经过半导体集成电路，通常会使其损坏。因此，在半导体集成电路中，电源线间的静电放电保护装置，必须在产生高压静电时，提供可以放电的路径，使半导体集成电路不会损坏。

请参考图1A，其为传统的骤回(snapback)组件的示意图。骤回组件100例如为N型金属氧化物半导体晶体管(NMOS)，其漏极与接垫10电性连接，而其栅极与源极连接在一起并耦接至一参考电位，例如接地。骤回组件100与静电放电事件有关的两因素为触发电压(triggering voltage)与维持电压(holding voltage)。一般而言，触发电压与维持电压越低，则静电放电的性能表现越好。

请参考图1B，其为骤回组件100的电流-电压特性曲线图。当高压A输入时，骤回组件10开始进行充电，直到骤回组件10的电压位准充电至触发电压C后骤回到维持电压D。但是，在正常高压操作下，若骤回组件10偶然地被触发，由于其维持电压D低于正常的输入高压电压，将会造成骤回电压10被损毁。因此，一种能在正常高压的操作电压下具有较高的触发电压与维持电压，而在ESD事件下具有较低的触发电压与维持电压的ESD保护装置乃业界所努力的方向之一。

请参考美国专利第6,965,504号的图3所示，其揭示一种传统的静电放电保护装置的电路图。此静电放电保护装置利用额外的P型护环与N型护环分别设置于调节电路与骤回组件的外部，并利用护环控制电路来控制P型护环与N型护环，使得P型护环与N型护环于正常操作模式下收集过多的正负电电荷，静电放电保护装置因而有较高的触发电压与维持电压。而于静电放电模式下，P型护环与N型护环不收集过多的正负电电荷，静电放电保护装置因而有较低的触发电压与维持电压。

然而，于静电放电保护电路中额外增加护环与控制电路的设计，将会增加制作时电路的面积，并进而增加成本。因此，如何设计出一种静电放电保护装置能在正常操作时具有较高的触发电压与维持电压，而在静电放电时具有较低的触发电压与维持电压，且不必增加大量的电路面积，这是亟待解决的问题。

发明内容

有鉴于此，本发明的目的就是提供一种高压接垫的静电放电保护装置及其方法，其在正常操作模式下具有较高的触发电压及维持电压，而在静电放电模式下具有较低的触发电压及维持电压，且不会增加额外的电路面积。

根据本发明的目的，提出一种接垫的静电放电保护装置包括调节电路、骤回组件与控制电路。调节电路包括耦接至接垫的硅控整流器，此硅控整流器包括一第一二极管。骤回组件在不使用第二二极管的情况下，耦接至第一二极管的N极，在使用第二二极管的情况下，耦接至第二二极管的N极。控制电路耦接至第一二极管的N极，于正常操作模式下，控制电路是用以提供第一电压至该第一二极管的N极，以使第一二极管的N极收集多个带电载子，并使得硅控整流器不被导通，于静电放电模式下，控制电路不提供第一电压至第一二极管的N极，以使第一二极管的N极不收集带电载子。

根据本发明的目的，还提出一种接垫的静电放电保护方法。首先，利用控制电路来控制调节电路，调节电路包括硅控整流器，硅控整流器耦接至接垫，硅控整流器至少包括第一二极管。一骤回组件在不使用第二二极管的情况下，耦接至第一二极管的N极，在使用第二二极管的情况下，耦接至第二二极管的N极，控制电路耦接至第一二极管的N极。接着，于正常操作模式下，利用控制电路提供第一电压至该第一二极管的N极，以使第一二极管的N极收集多个带电载子，并使得硅控整流器不被导通。之后，于静电放电模式下，利用控制电路不提供第一电压至第一二极管的N极，以使第一二极管不收集带电载子，并使得硅控整流器导通以使接垫上的静电电荷经由硅控整流器放电。