[发明专利]多阶非挥发性存储器的制造方法

说明书

技术领域

本发明涉及一种半导体元件，且特别是涉及一种多阶非挥发性存储器的制造方法。

背景技术

非挥发性存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的非挥发性存储器元件，一般是被设计成具有堆栈式栅极(Stacked-Gate)结构，其中包括以掺杂多晶硅制作的浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接，而控制栅极则与字线(Word Line)相接，此外还包括穿隧氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate Dielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

另一方面，目前业界较常使用的闪存阵列包括或非门(NOR)型阵列结构与与非门(NAND)型阵列结构。由于与非门(NAND)型阵列的非挥发性存储器结构是使各存储单元串接在一起，其积集度与面积利用率较或非门(NOR)型阵列的非挥发性存储器佳，已经广泛地应用在多种电子产品中。

然而，将NAND型非挥发性存储器中的存储单元作为多阶存储单元使用时，为了使NAND型非挥发性存储器具有优选的元件可靠度，则需要使存储单元的用于判别各个数据状态的启始电压分布范围较小。然而，启始电压分布(threshold voltage distribution)会受到非挥发性存储器中的存储单元的耦合效应(coupling effect)影响。举例来说，在NAND型非挥发性存储器中，在位线方向上，浮置栅极-浮置栅极之间的耦合效应；在字线方向上，浮置栅极-浮置栅极之间的耦合效应；在位线对角方向上，浮置栅极-浮置栅极之间的耦合效应；以及在位线方向上，控制栅极-浮置栅极之间的耦合效应等都会影响到启始电压分布。

为了避免减少上述耦合效应(coupling effect)的影响，可使用低介电常数材料取代氮化硅来制作存储单元的间隙壁，以降低在位线方向上，浮置栅极-浮置栅极之间的耦合效应。或者在元件隔离结构上形成凹陷，使控制栅极的一部份填入相邻浮置栅极之间，以降低字线方向上，浮置栅极-浮置栅极之间的耦合效应。而且，目前业界仍在研究如何降低上述耦合效应的方法，来达到提升多阶存储单元的可靠度的目的。

发明内容

有鉴于此，本发明的目的就是在提供一种多阶非挥发性存储器的制造方法，可以提高元件的可靠度。

本发明的再一目的是提供一种多阶非挥发性存储器的制造方法，其工艺简单，而可以降低在位线方向上，浮置栅极-浮置栅极之间的耦合效应。

本发明提供一种多阶非挥发性存储器的制造方法，包括下列步骤。首先，于基底上依序形成穿隧介电层、第一导体层、栅间介电层、第二导体层与顶盖层。图案化顶盖层与第二导体层，并暴露出栅间介电层，经图案化的第二导体层形成多个控制栅极。于控制栅极的侧壁形成第一介电层后，以顶盖层为掩模，移除部分栅间介电层、第一导体层，以形成多个浮置栅极。接着，移除部分浮置栅极，使相邻两浮置栅极之间的间距变大。于控制栅极与浮置栅极的侧壁形成绝缘间隙壁后，于基底中形成源极/漏极区。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，其中于控制栅极的侧壁形成第一介电层的方法包括热氧化法。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，其中移除部分浮置栅极的方法包括湿式蚀刻法。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，还包括于浮置栅极的侧壁形成第二介电层。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，其中于浮置栅极的侧壁形成第二介电层的方法包括热氧化法。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，还包括于基底上形成层间绝缘层。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，其中层间绝缘层中具有多个空气间隙(air gap)，位于相邻两浮置栅极之间。

依照本发明的优选实施例所述的多阶非挥发性存储器的制造方法，还包括于控制栅极与浮置栅极的侧壁形成绝缘间隙壁。