[发明专利]一种数据缓存电路

说明书

技术领域

本发明公开了一种数据缓存电路，该电路可适用于宽带码分多址移动通信系统的基带设计中，特别适用于W_CDMA系统的RAKE接收机实现电路中。

背景技术

W_CDMA第三代移动通信系统的基带处理方案普遍采用了RAKE接收机技术，RAKE接收机的一个主要组成部分就是相关器，其作用是利用本地生成的码元对接收到的无线信号进行匹配滤波，这个过程在检测无线信道环境，解调无线信号和获取多径分集增益方面都是必不可少的。

由于RAKE接收机内部工作速度远远高于样本数据的输入速度，同时RAKE接收机又往往被多个用户的承载任务时分复用，因此在RAKE接收机与前端天线端口之间需要一个数据缓存电路来缓存天线数据，考虑到无线信道的多径扩展，用户帧同步信号与系统帧同步之间的时间延迟以及RAKE接收机处理数据时需要提前一个处理周期预存样本数据等需要，数据缓存电路必须具备大容量数据缓存能力，因而也就占用了大量的存储资源。

以图1所示W_CDMA基带处理系统中的RAKE接收机搜索器子系统为例，假如RAKE接收机的搜索器子系统工作环境为40公里的小区半径，用户帧同步相对于系统帧同步的最大时延为1个时隙，RAKE接收机的一个处理周期为1个时隙，在这种应用环境中搜索器子系统的天线数据缓存电路需要缓存的数据量高达8704个码片数据，另外为了使RAKE接收机搜索器子系统能够处理更多的用户，其内部的匹配滤波单元也往往被设计成高阶相关器以便在一个处理时钟内能够并行处理多个码片数据，数据缓存电路为此必须具备在单个时钟周期内能够向相关器输送多个码片数据的能力。在实际的匹配相关过程中，由于用户帧同步相对于系统帧同步之间的时间延迟以及相关器滑动相关的工作过程造成了每次参与相关操作的样本数据在缓存电路中的位置是不固定的，大容量的数据缓存，多码片的数据读取以及数据位置在缓存单元中的不断滑动都为正确的获取相关数据带来了困难。

目前解决这个问题的主要方法是采用多块独立的RAM构建缓存电路，RAM块数由相关器的阶数决定，如专利申请号为CN02111766.7的“宽带码分多址多径分集接收机的数据缓存方法和装置”，该申请，首先将收到的天线数据参照系统帧同步依次写入到数据缓存电路的各个RAM中，每个工作时钟写一组天线数据到一块RAM的一个地址单元中，相关器在每个工作时钟根据当前任务的天线号以及用户帧同步相对于系统帧同步的时间偏移和相关计数结果算出数据缓存电路中所有RAM的读地址，然后对所有RAM块同时进行一次读操作得到所需的样本数据，最后再算出数据头的位置，重新排列天线数据位置后送相关器作下一步的匹配滤波。

这种实现方法在相关器阶数较低的设计中应用是比较合适的，比如应用到RAKE接收机解调器电路的设计中，但在类似于RAKE接收机搜索器电路和前导检测器电路这种需要高阶相关器的设计中，应用该申请所述的方法就会产生以下问题：

一是需要的RAM块数量巨大，比如若要求相关器并行处理64码片的数据，数据缓存单元就要有64块独立的RAM块；

二是每块RAM都有一套独立的读写控制逻辑，数量众多的RAM控制逻辑实现起来比较复杂；

三是由于RAM块数量多，各种总线密集排列，从而增加了RAKE接收机系统逻辑的面积和功耗，给内部的布局布线带来了很大的困难，严重影响了RAKE接收机的整体工作速度。

发明内容

为了解决现有技术中数据缓存电路在应用于内置有高阶相关器的RAKE接收机中时所带来的问题，本发明根据高阶相关器并行处理信号的特点通过采用一整块大容量的存储器取代多块独立RAM的结构设计来改善数据缓存电路，不但实现简单，而且在逻辑面积，功耗、工作速度等方面都大幅度的提高了系统的工作性能，精简了电路结构，节省了资源。

本发明具体是这样实现的：

一种数据缓存电路，包括，

移位缓存单元(1)，写控制单元，数据缓存RAM，读控制单元，计数单元，移位缓存单元(2)，延时单元，选择单元，

所述移位缓存单元(1)，接收外部的样本数据输入，在写控制单元产生的写控制信号的控制下将输出连接到数据缓存RAM的数据总线上；

所述写控制单元，接收输入的系统帧同步信号，数据缓存RAM的存储深度指示信号和相关器阶数指示信号，输出连接到数据缓存RAM的写使能控制端和写地址总线；

所述数据缓存RAM，用于循环存储样本数据，