[发明专利]同步数字体系中产生符合标准频偏的告警信号的装置有效
| 申请号： | 200610138500.7 | 申请日： | 2006-11-17 |
| 公开（公告）号： | CN101188468A | 公开（公告）日： | 2008-05-28 |
| 发明（设计）人： | 魏先锋 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04J3/14 | 分类号： | H04J3/14;H04J3/06;H04J3/16 |
| 代理公司： | 北京中博世达专利商标代理有限公司 | 代理人： | 申健 |
| 地址： | 518057广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 同步 数字 体系 产生 符合 标准 告警 信号 装置 | ||
1.一种同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：包括：
信号发生模块，用于输出告警信号；
反馈模块，用于依据告警信号反馈控制信号发生模块。
2.按照权利要求1所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的信号发生模块包括：
计数器，用于对输入的高频时钟数进行计数；
比较器，用于比较计数器中的计数值与比较器中的条件数值，当计数值达到条件数值时，比较器输出告警信号并控制计数器初始化。
3.按照权利要求2所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的反馈模块包括：
累加器，连接到比较器，用于当比较器输出告警信号时将累加值加上累加常数作为新的累加值；
溢出处理器，用于当累加器中的累加值不小于另一条件数值时控制比较器将条件数值加一，并将累加值减去另一条件数值作为累加器中新的累加值。
4.按照权利要求2所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的计数器初始化为将计数器初始值设为1。
5.按照权利要求2或3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的条件数值为高频时钟频率值除以准同步数字体系频率值得到的整数部分。
6.按照权利要求3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述累加常数为高频时钟频率值除以准同步数字体系频率值得到的余数部分。
7.按照权利要求3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述累加值的初始值为高频时钟频率值除以准同步数字体系频率值得到的余数部分。
8.按照权利要求3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的另一条件数值为准同步数字体系频率值。
9.按照权利要求2或3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的告警信号每次产生一个比特。
10.按照权利要求2或3所述的同步数字体系中产生符合标准频偏的告警信号的装置，其特征在于：所述的整数处理模块和余数处理模块在可编程器件内实现。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610138500.7/1.html，转载请声明来源钻瓜专利网。
