[发明专利]蚀刻阻挡层及其形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种蚀刻阻挡层及其形成方法。

背景技术

随着IC技术的发展，器件尺寸越来越小，互连RC延迟对器件开启速度影响越来越大，远远超过栅延迟带来的影响，所以减少RC互连延迟成为人们关注的焦点。一方面人们引进用电阻率小的Cu代替电阻率大的Al，以减小互连电阻，并应用于0.25μm及以下的工艺；另一方面人们引进低介电常数材料来减少金属互连线之间的电容。为了解决Cu扩散沾污问题，在淀积Cu之前先淀积一薄层Cu阻挡层-Ti/TiN或Ta/TaN；为了解决Cu的刻蚀难的问题，Cu大马士革结构应运而生，现在IC业界普遍采用此结构做Cu工艺。但是随着这些新材料的引入带来很多问题，比如，大马士革介质堆层中的蚀刻停止层的选择和制备，器件可靠性问题也成为挑战。

蚀刻阻挡层的作用一方面在于上述低介电常数材料层内定义凹槽及介电层通孔结构时的蚀刻停止效果(因两者间构成材质不同，具有较佳的蚀刻选择比)，可得到较佳的定义后凹槽及介电层通孔结构。另一方面，亦提供了作为防止金属铜材料于内部扩散。同时为了保护位于下面的低介电常数材料层并防止低介电常数材料层的腐蚀和凹陷，因此低介电常数材料层的集成需要蚀刻阻挡层。

目前人们大多采用SiC充当刻蚀阻挡层，比如公开号为02141023的中国专利申请公开了在低-k材料上形成开口的方法，具体结构参照图1所示。如图1所示，在带有导电层201的半导体基底200上形成有第一蚀刻阻挡层202、第一层间介电层204、第二蚀刻阻挡层206、第二层间介电层208、以及在开口内形成的金属连线236，所述第一层间介电层204和第二层间介电层208为低介电常数层，比如是含硅的无机聚合物，象Coral^TM或者黑钻石(Black Diamond)等，比较优化的低k材料采用含碳氧化硅材料，所述第一蚀刻阻挡层202和第二蚀刻阻挡层206为碳化硅或者氮化硅。碳化硅具有较低的介电常数k值，在降低整体介电常数值方面具有一定的优势，但是由于碳化硅致密性不好，容易产生漏电流造成介电层的击穿。参照图2给出采用碳化硅作为蚀刻阻挡层的层间介电层的击穿电压测试结果，由图中可以看出，层间介电层的击穿电压最小低于38 V，这会导致器件过早失效，引发可靠性问题。而且低介电常数材料层具有张应力特性，会对后续的封装工艺以及层间介电层与层间介电层或者金属Cu与层间介电层之间的界面附着力产生不利影响，进而影响器件可靠性。

发明内容

本发明解决的问题是由于现有技术中低介电常数的介电层的蚀刻阻挡层结构不够致密，导致层间介电层的击穿电压过低，造成器件可靠性问题，同时由于低介电常数的层间介电层存在的张应力，会影响后续的封装工艺以及影响层间介电层与层间介电层或者金属Cu与层间介电层之间的界面附着力。

为解决上述问题，本发明提供一种蚀刻阻挡层的形成方法，在衬底上形成蚀刻阻挡层，所述蚀刻阻挡层为氮化硅，所述蚀刻阻挡层的应力范围为-1600至-2000 MPa，所述应力为压应力。

所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。

所述的蚀刻阻挡层采用SiH₄和NH₃作为反应气体，N₂作为载流体。所述SiH₄流量范围为20至40 sccm，NH₃流量为70至90 sccm，N₂流量为8000至10000 sccm。

所述等离子体增强化学气相沉积装置的射频功率为400至500 W。

等离子体增强化学气相沉积装置的真空腔内气压范围为6.67×10²Pa至9.33×10²Pa。

本发明还提供一种半导体器件的制造方法，包括：提供带有导电层的半导体衬底，在半导体衬底上依次形成第一蚀刻阻挡层、第一层间介电层、第二蚀刻阻挡层和第二层间介电层，所述第一蚀刻阻挡层和第二蚀刻阻挡层为氮化硅，所述第一蚀刻阻挡层和第二蚀刻阻挡层的应力范围为-1600至-2000MPa，所述应力为压应力。

所述的第一层间介电层、第二层间介电层为介电常数范围为2.8至3.6。所述的蚀刻阻挡层采用等离子体增强化学气相沉积装置制备。