[发明专利]低损伤PECVD沉积致密SiO2的方法

说明书

技术领域

本发明用于光电子器件制造技术领域，具体涉及氮化镓(GaN)基功率型发光二极管(LED)制备过程中，一种低损伤PECVD沉积致密SiO₂的方法。

背景技术

在制备GaN基LED的过程中，通常都要采用感应耦合等离子体(ICP)干法刻蚀技术形成台面和电极，一般刻蚀的比较深，因此，GaN基材料对掩蔽层材料高的刻蚀选择比是非常重要的。目前，常用于ICP干法刻蚀的掩膜主要有三种：光刻胶、SiO₂/SiN_X和Ni等金属材料。光刻胶的制作工艺简单，但是光刻胶采用等离子体C₁₂和BC₁₃刻蚀气体对AZ9260光刻胶的刻蚀的选择比低于0.6∶1，而且经过ICP刻蚀后，剩余光刻胶掩膜不能用湿法化学处理去处，只能利用O₂等离子体来处理掉，增加工艺复杂性。采用Ni金属作掩膜层可以获得高的刻蚀选择比，但是，在GaN基LED的制备中，常选用Ni/Au作为P-GaN的电极，这给剩余Ni掩蔽材料的去处带来不便。所以，目前ICP干法刻蚀GaN最常用的掩蔽层材料常选用等离子体增强化学汽相沉积(PECVD)沉积二氧化硅(SiO₂)。对于PECVD沉积SiO₂作为掩蔽膜，要求在沉积过程中对GaN基片的射频损伤小，沉积SiO₂致密性较好，能有效阻挡ICP刻蚀时对P-GaN材料及有源区的损伤。

目前所采用的PECVD沉积SiO₂的方法，一般为了增加沉积SiO₂致密性和绝缘的强度，减小ICP刻蚀过程中对材料的损伤，通常在射频功率大于80W下沉积，造成沉积过程中射频功率对材料本身的损伤，使得器件的漏电流增加和发光强度降低，影响功率型LED的可靠性，然而，PECVD沉积功率过低会导致SiO₂掩蔽层致密性和绝缘性降低。因此，现有的沉积方法不能在减小PECVD沉积过程低损伤的同时具有SiO₂高的致密性和绝缘强度。

发明内容

本发明的目的在于，提供一种低损伤PECVD沉积致密SiO₂掩膜层的方法，其具有对GaN基片损伤小、沉积温度低、沉积效率高和沉积SiO₂掩蔽层致密性和绝缘强度高等优点。

本发明的技术方案如下：

本发明一种低损伤PECVD沉积致密的SiO₂掩膜层的方法，其特征在于，其包括如下的步骤：

步骤1：清洗GaN基片：GaN基片用清洗液清洗并吹干；

步骤2：沉积SiO₂掩蔽层：将经过清洗和吹干后的GaN基片，放入PECVD真空室内，进行沉积SiO₂；

步骤3：沉积SiO₂完成后，持续的充入N₂，等腔室的温度降低，从真空室退出GaN基片到预腔室，取出沉积有SiO₂掩蔽层的GaN基片；

步骤4：采用椭偏仪测量生长的SiO₂掩蔽层的厚度。

其中所述的清洗GaN基片的步骤是用丙酮棉球擦洗，然后王水浸泡15min、HCl∶H₂O＝1∶1浸泡5min、乙醇煮沸5min和去离子水冲洗，清洗完后用干N2吹干。

其中所述的GaN基片放入PECVD真空室内时，开始抽真空至压力小于10^-5Pa，升温300℃并保持稳定，然后给真空室充入气体流量389-395sccm的N₂、150-155sccm的SiH₄和1415-1420sccm的N₂O至真空室的压力为690-700mtorr，加射频功率20W放电启辉2秒，然后减小射频功率至15W开始沉积SiO₂掩膜层，SiO₂沉积时间35min，得到厚度7000-SiO₂掩蔽层。

其中所述的沉积SiO₂完成后，持续的充入气体流量389-390sccm的N₂，等腔室的温度降低到250℃，退出真空室，防止有沉积SiO₂掩蔽层的GaN基片的开裂，然后取出GaN基片。