[发明专利]一种源体欧姆接触绝缘体上硅晶体管的制作方法

说明书

技术领域

本发明涉及半导体器件制作技术领域，尤其涉及一种源体欧姆接触绝缘体上硅(SOI)晶体管的制作方法。

背景技术

SOI技术是公认的二十一世纪的主流半导体技术之一，并且极有可能替代体硅成为CMOS工艺的首选。总体来说，相对于体硅器件而言，SOI器件具有寄生电容小，功耗低，速度快，没有闩锁效应等优点，特别是SOI器件更能从容应付各种恶劣环境的挑战，如辐射环境。

SOI根据顶层硅膜的厚度被分为部分耗尽SOI(PDSOI)和全耗尽SOI(FDSOI)。由于全耗尽SOI器件具有不易控制阈值电压等技术难点，而部分耗尽SOI易于控制阈值电压，因此部分耗尽SOI在工业界得到了广泛的应用。

通常部分耗尽SOI浮体器件由于存在边缘沟道，导致器件出现边缘漏电，使得基于通常部分耗尽SOI浮体器件的电路增加了静态功耗。通常部分耗尽SOI浮体器件也存在着电学浮空的中性体区，由于这个区域电势较低，电离碰撞所产生的空穴(对于n型场效应晶体管来说)会聚集在这个区域，由此产生一系列浮体效应，比如kink效应、寄生双极晶体管效应等。浮体效应对器件和电路的性能和可靠性产生诸多不利的影响，在器件设计时一般应尽量抑制。

通常使用的解决上述问题的办法是通过对体区增加一个体接触(BodyContact)，把多余的电荷引出去，从而提高电路的可靠性，如H型栅和T型栅体接触结构。然而，这两种结构增加了器件的栅电容，严重降低了电路的速度，增加了电路的动态功耗。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种源体欧姆接触SOI晶体管的制作方法，以消除通常部分耗尽SOI浮体器件中存在的边缘漏电现象和浮体效应。

(二)技术方案

为达到上述目的，本发明的技术方案是这样实现的：

一种源体欧姆接触绝缘体上硅晶体管的制作方法，该方法包括：

A、在源体欧姆接触绝缘体上硅SOI晶体管版图中，增加一层源漏大剂量杂质反注入光刻版60；

B、以源漏大剂量杂质注入光刻版40的反版为掩膜进行源漏大剂量杂质注入；

C、以增加的源漏大剂量杂质反注入光刻版60的反版为掩膜进行源漏大剂量杂质反注入，引出栅区下面的体区54；

D、溅射钛层，退火生成源漏硅化物，形成源体欧姆接触SOI晶体管。

步骤A中所述增加一层源漏大剂量杂质反注入光刻版60在SOI晶体管版图中源区50两端进行增加；

所述源漏大剂量杂质反注入光刻版60套准在SOI晶体管版图栅区30的中间。

对于n型沟道场效应晶体管，步骤B中所述进行源漏大剂量杂质注入的杂质为磷离子和砷离子；

对于p型沟道场效应晶体管，步骤B中所述进行源漏大剂量杂质注入的杂质为氟化硼离子。

对于n型沟道场效应晶体管，步骤C中所述进行源漏大剂量杂质反注入的杂质为氟化硼离子，其注入的剂量和能量与步骤B中所述p型沟道场效应晶体管源漏注入相同；

对于p型沟道场效应晶体管，步骤C中所述进行源漏大剂量杂质反注入的杂质为磷离子和砷离子，其注入的剂量和能量与步骤B中所述n型沟道场效应晶体管源漏注入相同。

步骤B和步骤C中所述反版通过采用负性光刻胶实现。

步骤D中所述溅射钛层的厚度为20nm至50nm，所述退火生成源漏硅化物采用两步退火工艺实现，所述形成源体欧姆接触SOI晶体管将体区54和源区50固定在同一电位上。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、利用本发明，由于在源体欧姆接触SOI晶体管版图中增加了一层源漏大剂量杂质反注入光刻版，以增加的源漏大剂量杂质反注入光刻版的反版为掩膜进行源漏大剂量杂质反注入，将栅下面的体区引出；并溅射钛层，退火生成源漏硅化物，从而将体区和源区固定在同一电位上，因而消除了器件的浮体效应。同时源区两端的源漏大剂量杂质反注入消除了边缘漏电沟道，解决了边缘漏电问题。

2、利用本发明提供的方法制作源体欧姆接触SOI晶体管，有效的抑制了通常部分耗尽SOI浮体器件中存在的边缘漏电现象和浮体效应，并且降低了漏致势垒降低效应，提高了器件的击穿电压。源体欧姆接触SOI晶体管器件栅电容和相同尺寸的通常部分耗尽SOI浮体器件一致，因此速度较之H型栅和T型栅体接触结构有很大的提高，动态功耗较之它们有所降低。

3、本发明与互补金属-氧化物-半导体场效应晶体管(CMOS)工艺完全兼容，适用于低压、低功耗、高可靠性集成电路领域，可以用于商业化生产。

附图说明