[发明专利]减厚的多晶片堆叠封装构造

说明书

技术领域

本发明涉及一种半导体晶片的堆叠封装构造，特别是涉及一种使用导线架的减厚的多晶片堆叠封装构造。

背景技术

在多晶片封装构造(Multi-Chip Package，MCP)中，将复数个晶片纵向堆叠以节省封装尺寸已经是相当成熟的技术。然而在晶片之间的间隔片(spacer)会增加整个封装厚度。

请参阅图1所示，是一种现有习知的多晶片堆叠封装构造的截面示意图。现有习知的多晶片封装构造100，是利用导线架作为晶片载体，包含有一导线架的一晶片承座111与复数个引脚112、一第一晶片120、一第二晶片130以及一封胶体140。该第一晶片120与该第二晶片130是为正向堆叠在该晶片承座111的上方。复数个焊线150是将该第一晶片120的主动面121上的焊垫122与该第二晶片130的主动面131上的焊垫132分别电性连接至该些引脚112。其中，该第一晶片120的背面是贴附于该较大尺寸的晶片承座111上，在该第一晶片120的主动面121与该第二晶片130的背面之间应介设有一间隔片160，以避免下方的第一焊线150碰触到该第二晶片130的背面。已为熟知技术，该间隔片160是为一独立元件，其可为虚晶片(dummy chip)、外加金属片、贴带(tape)或具有间隔球的胶体。因此，最后形成的封胶体140会具有一较大的厚度。而当该封胶体140的厚度被限制时，上方的焊线150会存在有露线的风险。此外，在形成该封胶体140时，为了平衡模流，该晶片承座111应考虑将该间隔片160的厚度作适当的下沉设计(downset)，而使该晶片承座111低于该些引脚112。

请参阅图2所示，是另一种现有习知的多晶片堆叠封装构造的截面示意图。该另一种现有习知的多晶片封装构造200，主要包含一导线架的一晶片承座211与复数个引脚212、一第一晶片220、一第二晶片230以及一封胶体240。该第一晶片220的背面是贴附于该晶片承座211的下表面，并以焊线251电性连接至该些引脚212。该第二晶片230的背面是贴附于该晶片承座211的上表面，并以焊线252电性连接至该些引脚212。因此，该第一晶片220的背面是朝向该第二晶片230的背面，在电性连接以形成焊线251与252时需要翻转导线架，且该些引脚212的上下表面须形成一双面电镀层213，而导致导线架与封装成本的增加。此外，由于该封胶体240与一般的电镀层结合力不佳，若双面电镀层213的覆盖面积过大，容易导致该封胶体240与该些引脚212的界面发生剥层分离的问题。

由此可见，上述现有的多晶片堆叠封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的减厚的多晶片堆叠封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的多晶片堆叠封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的减厚的多晶片堆叠封装构造，能够改进一般现有的多晶片堆叠封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有多晶片堆叠封装构造存在的缺陷，而提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其在一封胶体内密封有复数个晶片与一导线架的部分，善用导线架的承座，可使晶片为同向堆叠以利于电性连接，并能够减少约一个间隔片的封胶厚度，从而更加适于实用。

本发明的另一目的在于，提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其在正向晶片堆叠的架构中能避免下方焊线接触上方晶片的背面，从而更加适于实用。

本发明的还一目的在于，提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其利用粘晶层全覆盖上晶片的背面，可以增进较小尺寸的间隔承座对其上方晶片的支撑性，并可避免下方焊线接触至上方晶片，从而更加适于实用。