[发明专利]电容器组的结构以及降低电容器之间的电容变异量的方法

说明书

技术领域

本发明涉及一种集成电路元件的结构，且特别是涉及一种电容器组的结构以及降低电容器之间的电容变异量(capacitance variation)的方法。

背景技术

电容器是集成电路(integrated circuit)中主要的电路元件之一。目前，业界用于逻辑模拟元件的电容器为金属-绝缘层-金属(metal-insulator-metal，MIM)电容器以及金属-氧化层-金属(metal-oxide-metal，MOM)电容器等。其中，MOM电容器的工艺可与一般内连线工艺整合，而不需额外的光掩模；MIM电容器在制作过程中则需额外的光掩模及图案化工艺，所以成本较高。

然而，不论是MIM电容器或MOM电容器的工艺都会受到一些变异因素的影响(例如：机器设备的磨损、材料的消耗等因素)，导致各电容器的电容值不一致而产生相对变异度(relative variation)，使得产品效能降低。电容器之间的电容值相对变异度一般包含两部分，即短距离(short-range)的局部(local)电容变异量与长距离(long-range)的全面(global)电容变异量。举例来说，同一晶方上的两个电容器经由电容值比对(match)的测量后，可发现其电容值并不相同，而会有所谓的不匹配(mismatch)问题。对短距离的二电容器而言，其间的电容值相对变异度主要来自局部电容变异量。

局部电容变异量通常可通过增加电容器面积而减少，其原因以图7说明如下，其例示短距离内电容器的电容值随位置的变化。图7中，a、b二位置间的局部电容变异量为ΔC，其为a、b二位置的电容值的差值；A、B二区域间的局部电容变异量为ΔC’，其是A区域的电容平均值与B区域的电容平均值的差值，而ΔC’小于ΔC。从图7明显可知，增加电容器面积即可有效降低局部电容变异量。对MIM电容器而言，增加电容器的面积即可有效降低局部电容变异量；但对MOM电容器而言，增加电容器的面积并无法有效降低局部电容变异量。而且，随着电容器的面积增加，电容器之间的全面电容变异量也会增加，而会提高制作效能(performance)一致的产品的难度。

综上所述，对具有电容器的集成电路产品而言，其电容器电容值的统计变异量对其质量是相当重要的。因此，如何能够降低所制作的电容器之间的电容变异量，已成为目前集成电路工艺的当务之急。

发明内容

本发明的目的就是在提供一种电容器组的结构，能够降低电容器之间的电容变异量，以提高产品的效能。

本发明的另一目的是提供一种降低电容器之间的电容变异量的方法，能够使电容器之间的局部电容变异量更有效地随电容器面积的增加而降低，同时使全面电容变异量低于先前技术所得者。

本发明所提出的一种电容器组的结构包括配置于基板上同一位置的至少二电容器，此二电容器为第一电容器与第二电容器。其中，第一电容器包括彼此并联的多个第一电容单元，第二电容器包括彼此并联的多个第二电容单元，且这些第一电容单元与第二电容单元交错排列成一阵列。

依照本发明的实施例，上述第一电容单元与第二电容单元例如是仅在一平面上排成二维阵列，此平面可与基板的表面平行或垂直。。

依照本发明的实施例，上述第一电容单元与第二电容单元也可以排列成三维阵列。其中，第一与第二电容单元可以仅在由两个维度方向所构成的一平面上交错排列。此时第一电容单元与第二电容单元排列的方式例如是：在与基板表面垂直的方向上重复排列相同的电容单元，且在与基板表面平行的水平面上交错排列第一第二电容单元；或是在与基板表面平行的一水平方向上重复排列相同的电容单元，且在与此水平方向垂直的一垂直面上交错排列第一第二电容单元。另外，第一电容单元与第二电容单元亦可在对应上述三维阵列的三个坐标平面上皆交错排列。此三维阵列的三个维度方向可彼此正交，包括与基板表面垂直的一垂直方向及与基板表面平行的二水平方向。

依照本发明的实施例所述，上述的第一电容单元与第二电容单元的数量与电容值可皆相同。另外，第一与第二电容器例如是金属-氧化层-金属(MOM)电容器，或是金属-绝缘层-金属(MIM)电容器。