[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，尤其涉及一种可提供多个额外电性接点的半导体封装件及其制法。

背景技术

现今电子产品朝多功能、高电性及高速运作的方向发展，为配合此一发展方向，半导体业者莫不积极研发能整合有多个芯片或封装件的半导体装置，藉以符合电子产品的需求。

参阅图1，美国专利第5,222,014号揭露一种半导体封装件的堆叠结构，其提供一上表面设置有焊垫110的第一球栅阵列(BGA)基板11，以在该第一球栅阵列基板11上接置半导体芯片10并形成包覆该半导体芯片10的封装胶体13，然后再将另一完成封装的第二球栅阵列基板12，通过焊球14而接置并电性连接至该焊垫110上，藉以形成一半导体封装件的堆叠结构。

但是前述的半导体封装件堆叠结构中，可供该第二球栅阵列基板12电性连接至该第一球栅阵列基板11的焊垫110数目，受制于该封装胶体13的尺寸影响，限制了一可供进行堆叠的封装件类型及电性输入/输出(I/O)数目，亦即仅能从第一球栅阵列基板11的焊垫110布设限制来选择特定的堆叠封装件类型及电性输入/输出(I/O)配置；另外于进行堆叠制造方法时，因受制于焊球14的高度限制，设于第一球栅阵列基板11上的封装胶体13高度需极小化(一般限制0.3mm以下)，从而增加制造方法困难度。另外，美国专利第6,025,648及6,828,665号所揭示的半导体封装件的堆叠结构亦同样面临前述问题。

此外，于前述现有各式半导体封装件堆叠结构中，仅能利用基板表面线路提供与外界作电性连接的电性接点，然而却无法于封装件中占据大部分面积的封装胶体表面提供额外的电性接点，如此不仅无法提升电子产品电性功能，同时亦将限制封装件的使用。

所以，如何提供一种半导体封装件及其制法，可额外提供多个电性接点，藉以避免限制封装件的使用等问题，同时亦可提升电子产品电性功能，以及在进行封装件堆叠时毋需限制被堆叠封装件的尺寸、类型及电性输入/输出数目，确为相关领域上所需迫切面对的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的主要目的在于提供一种半导体封装件及其制法，可额外提供多个电性接点，进而强化电子产品的电性功能。

本发明的另一目的在于提供一种半导体封装件及其制法，可在封装件的封装胶体表面形成电性接点。

本发明的再一目的在于提供一种半导体封装件及其制法，可供进行半导体封装件的直接电性堆叠。

本发明的又一目的在于提供一种半导体封装件及其制法，从而可在进行封装件的堆叠制造方法中，上层堆叠封装件毋须受限于下层堆叠封装件的设计。

为达成上述及其他目的，本发明的半导体封装件的制法，包括：提供一具多个芯片承载件的芯片承载件模块片，且于该芯片承载件上设有多个电性连接点；于各该芯片承载件上接置并电性连接半导体芯片；于该芯片承载件模块片上形成一用以包覆该半导体芯片的封装胶体；于该封装胶体中对应该电性连接点形成开孔或对应该电性连接点通过路径上形成开槽，藉以使该电性连接点外露出该封装胶体；于该封装胶体上形成线路层，且该线路层电性耦合至外露出该封装胶体的电性连接点；以及沿各该芯片承载件边缘进行切割，以形成多个半导体封装件。

通过前述制法，本发明亦揭露一种半导体封装件，主要包含：芯片承载件，且该芯片承载件设有多个电性连接点；半导体芯片，接置并电性连接至该芯片承载件上；封装胶体，形成于该芯片承载件上，用以包覆该半导体芯片，且使该芯片承载件的电性连接点外露出该封装胶体；以及线路层，形成于该封装胶体上，且该线路层电性耦合至外露出该封装胶体的电性连接点。

该芯片承载件上的电性连接点可形成于相邻芯片承载件的相接处，从而于沿相邻芯片承载件进行切割时，切割路径通过该电性连接点，藉以在分离各该芯片承载件以形成多个半导体封装件时，得以同时于各该半导体封装件的周围留有部分的电性连接点，以供电性耦合至封装胶体上的线路层，进而利用该线路层作为半导体封装件额外的电性接点，以供与外界电性连接；另外这些电性连接点亦可设于各该芯片承载件内部表面周围，以供后续所形成的半导体封装件得以利用这些芯片承载件上的电性连接点及形成于封装胶体上的线路层，供于外界形成电性连接。

该芯片承载件可为基板或导线架，而该电性连接点可为连接垫(pad)或导脚，且半导体芯片可通过覆晶或引线方式而电性连接至该芯片承载件。