[发明专利]芯片封装结构及其封装制程

说明书

技术领域

本发明涉及一种半导体元件及其制程，特别是一种芯片封装结构及其封装制程。

背景技术

在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要分为三个阶段：晶圆(Wafer)的制造、集成电路(IC)的制作以及集成电路的封装(Package)等。其中，裸芯片通过晶圆制作、电路设计、光罩制作以及切割晶圆等步骤完成，而每一颗由晶圆切割所形成的裸芯片，在经过裸芯片上的接点与外部信号电性连接后，可以再通过封胶材料将裸芯片包覆。封装目的在于防止裸芯片受到湿气、热量、噪声的影响，并且提供裸芯片与外部电路之间电性连接的媒介，以完成集成电路的封装步骤。

请参考图1，为现有技术一种芯片封装结构的剖面图。现有的芯片封装结构100包括一封装基板110、一芯片120、银胶130、多条导线140和封装胶体150。其中，芯片120配置在封装基板110的承载表面112上。银胶130位于芯片120与和承载表面112之间，银胶130用于将芯片120固定在封装基板110的承载表面112上。此外，由图1可知，芯片120和封装基板110之间是通过这些导线140彼此相互电性连接，换言之，芯片120和封装基板110之间是通过打线(Wire Bonding)技术加以接合。另外，封装胶体150包覆并保护这些导线140，并且封装胶体150暴露部份芯片120的表面。

然而，现有技术的芯片封装结构100在打线的制程中，由于银胶130材质较软和打线制程的压力作用，会造成银胶130出水(即银胶130由芯片120四周渗出)，导致芯片120与封装基板110接合不良。此外，在将芯片120放置在封装基板110上时，由于银胶130厚度不易控制，容易造成芯片120倾斜。因此，将导致芯片封装制程的良率降低，并且无法有效提升芯片封装结构的可靠性。

发明内容

本发明要解决的技术问题是提供一种提高芯片与封装基板之间接合效果并且具有较高可靠性的芯片封装结构。

本发明要解决的另一个技术问题是提供一种芯片封装制程，可避免芯片与封装基板接合过程中可能发生的接合不良，进而提供较高的制程良率。

为解决上述封装结构的技术问题，本发明提出一种芯片封装结构，包括一封装基板、一芯片、多个间隙物、一黏着层和多条导线。其中，封装基板具有一承载表面，芯片配置在承载表面上方。此外，多个间隙物形成在芯片和承载表面之间，用于维持芯片和封装基板之间的间距。另外，黏着层配置在芯片和承载表面之间，并包覆这些间隙物，多条导线电性连接芯片与封装基板。

其中，这些间隙物可为块状。

其中，这些间隙物可为条状。此外，这些条状间隙物可构成至少一个框体。

其中，承载表面上可具有多个凹陷，而间隙物对应配置在这些凹陷内。此外，这些间隙物可包括多个金属球。另外，芯片封装结构进一步包括多层金属层，其分别位于这些凹陷内，用于连接这些金属球与封装基板。

其中，芯片封装结构进一步包括包覆这些导线的封装胶体，并且封装胶体至少覆盖部份封装基板和部份芯片。

其中，间隙物的材质可包括金属或防焊绿漆。

为解决上述一种芯片封装制程的技术问题，本发明提出一种芯片封装制程，包括下列步骤，首先提供一封装基板，其中封装基板具有一承载表面，接着在承载表面上形成多个间隙物，然后以打线方式将芯片接合在封装基板的承载表面上，并且间隙物位于芯片和承载表面之间。

其中，形成这些间隙物的方法可包括印刷或进行微影与/或蚀刻制程。

其中，在打线接合芯片和封装基板之后，进一步包括在封装基板上形成封装胶体，封装胶体包覆这些导线并至少覆盖部份封装基板和部份芯片。

其中，在承载表面上形成这些间隙物之前，进一步包括在承载表面上形成多个凹陷，而使后续所形成的这些间隙物位于这些凹陷内。此外，形成间隙物的方法可包括在凹陷内分别配置一金属球。另外，在配置金属球之前，进一步包括在这些凹陷内分别形成一层金属层。

因此，本发明的芯片封装结构通过间隙物的设计维持封装基板和芯片之间的间隔距离，因此在芯片封装制程中可以有效改善黏着层出水的现象，使黏着层不会从芯片四周渗出，以提高芯片与封装基板之间的接合强度。此外，将芯片配置在封装基板上时，由于有间隙物的支撑，有助于使芯片平稳地配置在承载表面上。