[发明专利]集成电路和制作存储单元的方法

说明书

技术领域

本发明涉及一种制作集成电路结构的方法，尤其涉及一种制作以晶闸管为基体的随机存取存储器(thyristor-based random access memory，T-RAM)的方法。

背景技术

晶闸管(thyristor)为一种开关元件(switching application)，因为晶闸管的结构具有四层的P₁-N₁-P₂-N₂，因此共有三个串连(in series)的P-N结(junction)，其中与位于最外面的P₁层电连接的电极被定义为阳极(anode)，而与最外面的N₂层电连接的电极被定义为阴极(cathode)，而另外一个位于中间的P₂层，则与一栅极(gate)结构相连接，具有这样结构的晶闸管即为一硅控整流器(silicon-controlled rectifier，SCR)。

而晶闸管作用上的特性是，当正电位被加至阳极，而负电位被加至阴极时，因为中间的结为逆偏(reverse biased)，所以晶闸管将不会有任何电流流过。但是，当正电压加至栅极时，晶闸管将会被导通，使晶闸管导通的电压称为超崩电压(breakover voltage)。当电压到达此值时，电流会跨过结而从阴极至阳极持续流动，这个电流被称为维持电流(holding current)。晶闸管被导通之后，栅极就不再被晶闸管控制，电流将持续流动，除非电路断开或是外加电压降至零，电流的流动才会停止，所以，晶闸管具有保持电压(holdingvoltage)的特性。

另外，晶闸管也是一种双极性元件(bipolar device)，具有双稳(bistable)特性与负电阻特性(negative differential resistance，NDR)，所以，亦被应用于静态随机存取存储器(static random access memory，SRAM)中，而这种具有晶闸管的存储器被称为T-RAM。

美国专利6,528,356即揭露一种制作T-RAM的方法，此T-RAM包括一垂直式的晶闸管和一金属氧化物半导体(metal oxide semiconductor，MOS)。所谓垂直式的晶闸管指晶闸管的P₁-N₁-P₂-N₂结构，成上、下堆叠的方式排列，虽然，这种T-RAM具有稳定的电流、较高的热稳定性等优点。但是，由于垂直式的晶闸管需要进行多次的多晶硅(poly silicon)沉积(deposition)，所以对现行的互补式金属氧化物半导体工艺来说，工艺整合不易，而且，必须额外增加诸多步骤来完成垂直式晶闸管的制作。

相对地，制作一水平式P₁N₁P₂N₂结的晶闸管，即不需要多增加任何扩散(diffusion)或者沉积的工艺。但是，因为水平式的晶闸管必须设置于硅覆绝缘(silicon on insulator，SOI)的基板上，以避免水平式的晶闸管发生漏电流的情况，进而能维持保持电压的效果。可是，目前互补式金属氧化物半导体(complementary metal-oxide semiconductor，COMS)工艺一般是使用硅基底为主，并非使用硅覆绝缘基板，所以，现有技术中制作T-RAM的方式，还是无法完全和目前的互补式金属氧化物半导体工艺结合。

因此，如何研发出一种工艺，以利用现行的互补式金属氧化物半导体工艺来制作T-RAM，实为重要课题。

发明内容

本发明的目的为提供一集成电路结构，以解决现有技术的问题。

本发明揭露一种集成电路结构设置于基底上，此集成电路定义为一逻辑区，以及一存储单元区。此存储单元区包括一储存电荷区和一非储存电荷区，此储存电荷区的基底上具有一绝缘层，而绝缘层上方具有一晶闸管，以及一非储存电荷区，具有一晶体管位于基底上。

本发明还揭露一种制作存储单元的方法，包括提供一基底，此基底定义有一储存电荷区和一非储存电荷区，接着形成一浅沟隔离于储存电荷区的基底中，并形成一硅层于浅沟隔离上以及非储存电荷区的基底上，最后再形成一晶闸管于浅沟隔离上、一晶体管于非储存电荷区。