[发明专利]集成电路和制作存储单元的方法

权利要求书

1、一种集成电路，位于基底上，该基底又定义为逻辑区和存储单元区，且该基底上方又具有硅层，该存储单元区包括：

储存电荷区，位于该储存电荷区的该基底中具有绝缘层，该绝缘层上方具有晶闸管，该晶闸管有部分位于该硅层中；以及

非储存电荷区，具有晶体管位于该硅层上。

2、如权利要求1所述的集成电路，其中该集成电路为存储器。

3、如权利要求1所述的集成电路，其中该绝缘层为浅沟隔离。

4、如权利要求3所述的集成电路，其中该晶闸管包括：

第一栅极结构位于该硅层上；

二空穴(P)扩散区、二电子(N)扩散区，分别交错且水平排列，以形成PNPN排列结构于该硅层中。

5、如权利要求3所述的集成电路，其中该晶体管为金属氧化物半导体晶体管。

6、如权利要求5所述的集成电路，其中该金属氧化物半导体晶体管包括：

栅极位于该硅层上；以及

漏极/源极位于该硅层中。

7、一种制作存储单元的方法，包括：

提供基底，该基底定义为储存电荷区和非储存电荷区；

形成浅沟隔离于该储存电荷区的该基底中；

形成硅层于该浅沟隔离上以及该非储存电荷区的该基底上；以及

形成晶闸管于该浅沟隔离上的该储存电荷区、晶体管于该非储存电荷区。

8、如权利要求7所述的方法，其中该硅层为掺杂硅层。

9、如权利要求7所述的方法，其中形成该硅层后，又包括第一离子注入工艺，使得该基底以及该硅层形成掺杂井。

10、如权利要求7所述的方法，其中形成该晶闸管和该晶体管的步骤包括：

形成二栅极结构分别于该储存电荷区和该非储存电荷区的该硅层上；

进行第二离子注入，于该些栅极结构两侧的该硅层中，形成多个轻掺杂区；

分别形成间隙壁于该些栅极结构周围；以及

进行第三离子注入，于该些栅极结构两侧的硅层中，形成多个掺杂区。

11、如权利要求10所述的方法，其中该储存电荷区又包括保留区，且该进行该第二离子注入时，还包括利用第一掩模遮蔽住该保留区。

12、如权利要求11所述的方法，其中进行该第三离子注入之前还包括利用第二掩模遮蔽住该保留区。

13、如权利要求10所述的方法，其中形成该些掺杂区后，又包括下列步骤：

形成自对准金属硅化物阻挡层于该储存电荷区的部分该栅极结构和部分该硅层上；以及

进行自对准金属硅化物工艺，于该些掺杂区上方、未被该自对准金属硅化物阻挡层覆盖的该些栅极结构上方，形成多个金属硅化物。

14、如权利要求10所述的方法，其中该存储单元应用于T-RAM存储器中。