[发明专利]主动组件数组基板及其制造方法

说明书

技术领域

本发明是有关于一种组件数组基板及其制造方法，且特别是有关于一种主动组件数组基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)主要由薄膜晶体管数组基板、彩色滤光数组基板和液晶层所构成，其中薄膜晶体管数组基板是由多个数组排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的画素电极(pixel electrode)所组成。而薄膜晶体管是用来作为液晶显示单元的开关组件。此外，为了控制个别的画素单元，通常会经由扫描线(scan line)与数据线(date line)以选取特定的画素，并通过由提供适当的操作电压，以显示对应此画素的显示资料。另外，上述的画素电极的部分区域通常会覆盖于扫描线或是共享线(common line)上，以形成储存电容。现有技术中，常见的储存电容可区分为金属层-绝缘层-金属层(metal-insulator-metal，MIM)以及金属层-绝缘层-铟锡氧化物层(metal-insulator-ITO，MII)两种架构，以下将针对上述两种架构的储存电容结构进行详细的说明。

图1绘示为现有金属层-绝缘层-金属层(MIM)架构的储存电容的剖面示意图。请参照图1，在现有的画素结构中，金属层-绝缘层-金属层(MIM)架构的储存电容Cst通常是通过由扫描线或共享线100与其上方的上电极120耦合而成。值得注意的是，在金属层-绝缘层-金属层(MIM)架构的储存电容中，扫描线或共享线100与上电极120是通过由栅极绝缘层110彼此电性绝缘，因此储存电容值Cst与栅极绝缘层110的厚度有关。换言之，栅极绝缘层110的厚度越小，储存电容值Cst就越大。此外，画素电极140是通过由保护层130中的接触窗132与上电极120电性连接。

图2绘示为现有金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容的剖面示意图。请参照图2，在现有的画素结构中，金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容通常是通过由扫描线或共享线200与其上方的画素电极230耦合而成。与金属层-绝缘层-金属层(MIM)架构不同的处在于，金属层-绝缘层-铟锡氧化物层(MII)架构的储存电容中的扫描线或共享线200与画素电极230是通过由栅极绝缘层210与保护层220彼此电性绝缘，因此储存电容值Cst与栅极绝缘层210及保护层220的总厚度有关。换言之，栅极绝缘层210及保护层220的总厚度越小，储存电容值Cst就越大。

随着面板尺寸的增加，扫描线所传输的信号越容易因RC效应而产生电压波形的延迟(delay)与失真(distortion)。此时，部分画素电极会有充电不足或因回踢电压(feed-through voltage)而得到错误的数据信号，因此画面两侧便出现亮度不均的情形以及闪烁(flicker)。为了解决上述的问题，储存电容值Cst就必须进行调整。然而，在现有的薄膜晶体管数组基板中，若要在不影响开口率的前提下增加储存电容值Cst，则必须直接缩减栅极绝缘层210及/或保护层220的整体厚度。特别地，若直接缩减栅极绝缘层210及/或保护层220的整体厚度则有可能使得薄膜晶体管的组件可靠性(reliability)下降。

发明内容

本发明的目的是提供一种主动组件数组基板的制造方法，以形成出具有两种以上的储存电容的主动组件数组基板。

此外，本发明的另一目的是提供一种主动组件数组基板，其具有两种以上的储存电容。

为达上述或是其它目的，本发明提出一种主动组件数组基板的制造方法，其包括下列步骤。首先，提供一基板，且基板上已形成多条扫描线、多条数据线、多个主动组件、多条共享线、一第一介电层与一第二介电层。这些扫描线与这些数据线在基板上定义出多个画素区域，而这些共享线配置于基板上，各主动组件分别通过由相对应的扫描线与数据线控制，且第一介电层由各主动组件中延伸至这些画素区域上方，而第二介电层覆盖扫描线、数据线、共享线、主动组件与第一介电层。然后，提供一半色调光罩(half tone mask)，并利用此半色调光罩移除部分第二介电层，以形成多个接触窗，并在部分各画素区域上的共享在线方形成一凹陷。再来，在各画素区域上方形成一画素电极，而画素电极与共享线耦合成一储存电容，且各画素电极经由相对应的接触窗电性连接至主动组件，其中这些储存电容区分为两种以上。

在本发明的一实施例中，各画素区域上方的凹陷与共享线的重迭面积可以是自这些共享线的一端往另一端逐渐减少。