[发明专利]晶片级封装方法及其结构

说明书

技术领域

本发明涉及一种整合式封装工艺方法，尤指一种整合式晶圆级封装工艺方法，该方法可在封装结构中形成至少一被动元件以有效减少封装体积以及系统体积并降低与被动元件进行外部连接所造成的信号衰减以及故障问题。

背景技术

集成电路的封装方式已经过长时间的发展，大致可分为引脚插入与表面黏着两类方式。表面黏着方式通过金属焊垫与基板完成电连接。

在表面黏着方式的发展过程中，随着基底电路集成化程度的日益增加，发展出许多封装方法，例如裸晶与封装体面积比小于1∶5的芯片级封装(chipscale package，CSP)，CSP常通过精细间距球栅阵列封装(fine pinch ballgrid array)或倒装芯片(flip chip)方式实现。现有的倒装芯片封装工艺发展出许多变化，不论其变化为何，倒装芯片封装工艺均需利用晶圆正面进行电连接，例如美国专利证书号5,720,100、美国专利证书号6,074,895以及美国专利证书号6,372,544中，均揭露了上述倒装芯片结构，因此，需要使用晶圆正面的半导体结构，例如光感应元件(常见为CMOS或CCD结构)、压力感应元件以及温度感应元件等，均无法利用倒装芯片方法进行封装。

同时，裸晶与封装体面积比接近1∶1的晶圆级封装(wafer level chip scale package，WLCSP)方法也被发展出来，WLCSP同时利用晶圆两表面以及侧面进行封装，使得封装体积得以进一步缩小。

另一方面，为减小电子系统体积，降低电路板中各元件通过外加导线连接方式所造成的信号损失与噪讯，并减少各连接线不良所造成的故障机率，还发展出利用半导体制造工艺方式，整合被动元件于半导体封装结构中的整合性工艺，但其常需另行增加工艺用以形成被动元件，不但工艺复杂，还增加封装结构的故障问题。

因此，一种得以于进行晶圆级封装的同时，整合被动元件于所述封装结构中，以通过被动元件的整合，缩小整个系统的面积并提升可靠度的整合式封装工艺与结构，是十分必要的。

发明内容

本发明的主要目的是提供一种整合式封装工艺方法，该方法可于一封装结构中形成至少一被动元件并有效减少封装体积。

本发明的另一目的是提供一种整合式封装工艺方法，该方法分别利用晶圆正反面进行封装，用以有效降低封装体积与面积。

本发明的另一目的为提供一种整合式封装工艺方法，该方法利用BCB、Polyimide或其它等效电隔绝材料，同时完成晶圆电隔绝以及保护层结合。

本发明的另一目的为提供一封装结构，该封装结构整合被动元件于晶圆结构上，用以降低信号衰减问题并可大幅减少所述封装结构所置入系统的面积。

本发明的另一目的为提供一个封装结构，该结构包含封装保护层用以提供保护，使得所述结构于工艺缺陷发生时，较容易独立进行重工以增加制造工艺成品率。

本发明的另一目的为提供一个封装结构，该结构与倒装芯片结构(FlipChip)不同，不使用所述晶圆正面作为封装面，可用于包含例如光感应、压力感应、温度感应等感测区域的元件封装。

为实现前述目的，本发明提供一种整合式封装工艺方法，包含下列步骤：

于一晶圆的表面形成一扩散阻挡层(barrier layer)与一成长底层(seed layer)，所述晶圆包含至少一表面连接垫、至少一内部连接垫以及至少一电路元件；

于所述成长底层上形成一光刻胶层，并于所述光刻胶层与所述表面连接垫相对应位置上形成一开口，该开口用以定义至少一个被动元件的形状与大小；

于所述开口位置上形成至少一被动元件，其中所述被动元件所需的特性可通过所述开口的形状与大小而决定；

移除所述光刻胶层以及所述成长底层；

涂布一电隔绝材料于所述晶圆的表面并覆盖所述被动元件，以形成一结合层；

形成一保护层，与所述结合层结合以对封装结构提供保护，所述保护层可视为一载体；

于所述晶圆的另一侧形成一屏蔽层，并于所述屏蔽层与至少一内部金属连接垫的对应位置形成一开口；

对所述晶圆的另一侧进行一刻蚀工艺，除去未被所述屏蔽层保护的晶圆部分以形成至少一开口，最后，于所述晶圆的另一侧依序形成一绝缘层、一连接线布局，该连接线布局通过所述开口与所述内部金属连接垫电连接。

所述刻蚀工艺包含下列步骤：

一各向同性刻蚀工艺，用以形成至少一扩大性晶圆开口；