[发明专利]芯片封装结构

说明书

技术领域

本发明涉及一种芯片封装结构，尤其涉及一种芯片堆叠(stacked)封装结构。

背景技术

在半导体产业中，系统单芯片(system on chip)封装的发展受到工艺成品率及高成本的影响，无法大量生产。取而代之的是成品率较高的芯片堆叠封装结构，其可符合芯片尺寸封装(CSP)的规格，以供一般小型电子装置的需求。

图1绘示现有一种芯片封装结构的引线接合(wire bonding)示意图。此芯片封装结构100包括一基板110、一第一芯片120以及一位于第一芯片120上的第二芯片130。下层的第一芯片120上的第一焊垫122是以多个第一导线124跨接到基板110的第一接点112，属于第一层级的引线接合，而上层的第二芯片130上的第二焊垫132是以第二导线134跨接到基板110的第二接点114，属于第二层级的引线接合。第二芯片130大体上位于第一芯片120的中心区域，且第一芯片120上的中心面积一般仅能容纳一个第二芯片130，其余周围面积用以分布引线接合用的第一焊垫122。此外，第一芯片120上周围分布型态的第一焊垫122与相对应的第一接点112之间的距离D2应保持一致，且第二芯片130上周围分布型态的第二焊垫132与相对应的第二接点114之间的距离D1也应保持一致。

值得注意的是，由于第二导线134跨接于第二焊垫132与第二接点114间的距离非常的长，且横跨于第一导线124之上，一旦第二导线134与第一导线124间的线距缩短或模流(molding flow)冲击到第二导线134而造成偏移(sweeping)时，不同层级的第一与第二导线124、134之间容易发生误接触而短路。因此，如何缩短第二导线134的引线接合距离，并能避免不同层级的第一与第二导线124、134之间发生误接触，实为产业界重大的课题。

发明内容

本发明的目的是提供一种芯片封装结构，以避免引线接合的导线之间因相互接触而短路的危险。

本发明的再一目的是提供一种芯片封装结构，通过区分不同层级的芯片的引线接合区域以缩短引线接合的距离。

本发明提出一种芯片封装结构，包括一基板、一第一芯片、一第二芯片、多个第一导线以及多个第二导线。基板具有多个第一接点以及多个第二接点，这些第一接点排列于基板的至少一第一侧边区域上，而这些第二接点排列于基板的第二侧边区域及相邻该第二侧边区域的第三侧边区域上。第一芯片配置于基板上，第一芯片具有多个第一焊垫，其排列于第一芯片邻近于第一接点的一第一引线接合区域上，而第二芯片配置于第一芯片上且不位于该第一芯片的对称中心上。第二芯片具有多个第二焊垫，其排列于第二芯片邻近于第二接点的一第二引线接合区域上，其中该第二引线区域位于该第二芯片邻近该些第二接点的两相邻侧边区域。此外，第一导线跨接于这些第一接点与这些第一焊垫之间。第二导线跨接于这些第二接点与这些第二焊垫之间。

依照本发明的实施例所述，上述的第二芯片配置于第一芯片远离第一引线接合区域的一角落区域或一侧边区域。此外，第一引线接合区域例如位于第一芯片邻近第一接点的两相邻侧边区域或一侧边区域。

依照本发明的实施例所述，上述的第二引线接合区域例如位于第二芯片邻近第二接点的两相邻侧边区域或一侧边区域。

本发明提出另一种芯片封装结构，包括一基板、一第一芯片、多个第二芯片、多个第一导线以及多个第二导线。基板具有多个第一接点以及多个第二接点，这些第一接点排列于基板的至少一第一侧边区域上，而这些第二接点排列于基板的至少一第二侧边区域上。第一芯片配置于基板上，第一芯片具有多个第一焊垫，其排列于第一芯片邻近于第一接点的一第一引线接合区域上，而第二芯片分别配置于第一芯片上且不位于该第一芯片的对称中心上。每一第二芯片具有多个第二焊垫，其排列于各个第二芯片邻近于第二接点的一第二引线接合区域上。此外，第一导线跨接于这些第一接点与这些第一焊垫之间。第二导线跨接于这些第二接点与这些第二焊垫之间。

依照本发明的实施例所述，上述这些第二芯片之一配置于第一芯片远离第一引线接合区域的一角落区域，而这些第二芯片的另一配置于第一芯片远离第一引线接合区域的一侧边区域。此外，第一引线接合区域例如位于第一芯片邻近第一接点的两相邻侧边区域或一侧边区域。

由于本发明的第二芯片远离第一芯片的对称中心，且第二导线以最短的路径跨接于第二芯片与基板之间，且不会横跨于下层的第一导线，因此可避免现有不同层级的第一与第二导线间的误接触所造成的短路。