[发明专利]与非型快闪存储器选择栅的制造方法

说明书

技术领域

本发明涉及半导体存储器件，特别涉及与非型快闪存储器选择栅的制造方法。

背景技术

快闪存储器是一类非易失性存储器即使在供电电源关闭后仍能保持片内信息；在系统电可擦除和可重复编程，而不需要特殊的高电压；快闪存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

与非型技术是快闪存储器的一种，具有以下特点：(1)以页为单位进行读和编程操作，1页为256或512B(字节)；以块为单位进行擦除操作，1块为4K、8K或16KB，具有快编程和快擦除的功能，其块擦除时间是2ms。(2)数据、地址采用同一总线，实现串行读取，但随机读取速度慢且不能按字节随机编程。(3)芯片尺寸小，引脚少，是位成本最低的固态存储器。(4)芯片包含有失效块，其数目最大可达到3-35块。

由于与非型快闪存储器的芯片尺寸小，半导体器件的密集度就高，在制作半导体各个器件过程中出现的问题也相应增多。

与非型快闪存储器选择栅的制作过程，如图1A-图1H所示。参考图1A，氧化物层11在单晶硅10衬底上热生长，在热氧化物上淀积多晶硅(poly-1)的导电层12，并在硅上形成氧化硅层13及氮化硅层14作为电介质层；在氮化硅层14上施加光阻15来限定浮栅。

如图1B所示，氮化硅层14未被遮蔽的部分被各向异性地刻蚀掉，剥离光阻15，从而形成浮栅20；

如图1C所示，在浮栅20上进行化学气相沉积及反刻蚀氧化物，在侧壁上形成绝缘层16。

参考图1D，在整个晶圆上沉积第二层多晶硅(poly-2)的导电层17，进行化学机械抛光。

如图1E所示，对第二层多晶硅(poly-2)的导电层17进行刻蚀。

如图1F所示，在整个晶圆上形成一层光阻，并定义选择栅21的位置，经过显影过程后，选择栅21位置的光阻18留下，而选择栅以外部分的光阻被去除。

如图1G所示，对选择栅以外的第二层多晶硅(poly-2)的导电层17进行刻蚀。

参考图1H，去除光阻18，形成选择栅21。

现有技术制作与非型快闪存储器选择栅请参考中国专利CN200510055126公开的技术方案。

如图2A-2B所示，在整个晶圆上形成一层光阻，将光罩上选择栅的图案转移到光阻上。在转移图案过程中，如果曝光能量过低会造成显影后光阻残留，如图2A所示；如果曝光能量过高会造成图形边缘光阻剥落，如图2B所示。

现有技术制作与非型快闪存储器过程中，在光阻上定义选择栅位置时，将光阻沉积到各个半导体器件之间的沟槽内，由于半导体器件的临界尺寸越来越小，那么半导体器件之间的沟槽也会越小，光刻的时候光很难完全垂直照射，容易在光阻表面产生漫反射。因此，使曝光能量无法完全达到所需的要求。但是，如果曝光能量低于光阻实际所需的曝光能量会造成显影后光阻残留，曝光能量高于光阻实际所需的曝光能量会造成图形边缘光阻剥落，导致图形转移不完整，进而影响后续工艺制程。

发明内容

本发明解决的问题是提供一种制作与非型快闪存储器选择栅的方法，防止由于曝光能量低于或高于光阻实际所需的曝光能量而产生光阻残余或剥落，致使选择栅图形转移不完整，在后续制作选择栅过程中产生缺陷，进而无法制作完整的与非型快闪存储器。

为解决上述问题，本发明提供的与非型快闪存储器选择栅的制造方法，包括下列步骤：在晶圆上沉积多晶硅导电层；对多晶硅导电层进行抛光；在多晶硅导电层表面涂覆光阻；将光罩上的图形转移至光阻上，定义选择栅；经过显影后，将限定选择栅位置的光阻留下，而选择栅位置以外的光阻则被去除；对光阻去除部分的多晶硅导电层进行刻蚀；去除选择栅位置的光阻；对晶圆上的多晶硅导电层进行整体刻蚀；形成选择栅。

形成选择栅的厚度为1000埃，对光阻去除部分的多晶硅导电层进行刻蚀的深度大于等于选择栅厚度的1.5倍，对光阻去除部分的多晶硅导电层进行刻蚀的深度为1500埃。

对光阻去除部分的多晶硅导电层进行刻蚀的深度小于等于光阻的厚度的1/3，光阻的厚度为5600埃。

用化学气相沉积多晶硅导电层，采用干法蚀刻对多晶硅导电层进行刻蚀，多晶硅导电层的厚度为4000埃。