[发明专利]防止高压器件电荷的方法及STI结构

说明书

技术领域

本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种防止高压器件电荷的方法。本发明还涉及用该方法制成的STI结构。

背景技术

在现在的高压器件中都会有一个浓度很淡的阱，这样在沟道表面的浓度也会很淡。如果在工艺制程中产生大量电荷的话，会导致高压器件表面产生很多可移动的电子，从而导致器件漏电过大，严重的会使器件失效。

现有的STI(浅沟槽隔离)工艺中通常用氧化硅作为衬垫层，这种标准的STI工艺难以防止电荷对高压器件的影响。其原因在于：

STI结构运用在高压器件工艺时，高压器件的电荷、漏电和击穿电压都对此提出了更高的要求。由于多种制程设备(如刻蚀)会产生大量的可移动的电子空穴对，当电路中运用到高压器件(30V以上)的时候，器件中一些因各种工艺引入的电荷所起到的作用就会被成倍的放大，最终导致器件失效。最常见的例子就是由于电荷的存在，会导致器件表面沟道反型，开启电压过低，甚至形成耗尽管。另外使得隔离结构的漏电很大(10^-6A)，从而不能得起到有效的隔离作用。

发明内容

本发明要解决的技术问题是提供一种防止高压器件电荷的方法，它可以提高器件在高压条件下的稳定性，减小电荷对高压器件的影响。为此，本发明还涉及一种用该方法制成的STI结构。

为解决上述技术问题，本发明防止高压器件电荷的方法是采用如下技术方案实现的：

在STI刻蚀之后，首先，生长一层厚度为100～180埃的热氧化硅，温度为900～1000℃；然后生长一层42～90埃的氮化硅(SiN)，温度为700～750℃；接着生长一层100埃的氧化硅(Oxide)衬垫；再用HDP(高密度等离子体)CVD(化学汽相淀积)淀积一层7000埃的氧化硅填充层；最后采用CMP(化学机械抛光)对STI平坦化。

采用上述方法制成的STI结构，具有一浅沟槽隔离结构，及形成在浅沟槽隔离结构内的热氧化硅层，还包括依次生长在该热氧化硅层上的氮化硅衬垫层和氧化硅衬垫层，和填充浅沟槽的介电材料；所述氧化硅衬垫层的厚度大于氮化硅衬垫层。

采用上述方法以后，由于SiN膜的存在可以有效的起到中和氧化硅中自由电子的作用，其厚度对于中和电子的能力有着决定性的作用。

本发明可以有效克服由于电荷的存在，会导致器件表面沟道反型，开启电压过低，甚至形成耗尽管现象的问题。与原有传统工艺相比，器件特性正常，提高了器件在高压条件下的稳定性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的工艺方法流程图；

图2是本发明的工艺方法流程图；

图3是采用现有的工艺方法形成的STI截面结构示意图；

图4是采用本发明的工艺方法形成的STI截面结构示意图。

具体实施方式

图1是现有的工艺方法流程图，首先通过刻蚀形成STI沟槽；然后用氧化硅作为衬垫；再用HDP CVD淀积一层氧化硅，作为隔离填充介质层；最后采用CMP对STI平坦化。图3是采用现有的工艺方法形成的STI截面结构示意图。

图2是本发明的工艺方法流程图，比较图1与图2所示的两种工艺方法可以看出，本发明除了用氧化硅作为衬垫外，还增加了一层氮化硅作为屏蔽层。这样可以有效的解决高压器件的电荷和漏电大的问题。

具体的实施工艺方法是：

在STI刻蚀之后，首先，生长一层厚度为100～180埃的热氧化硅，温度为900～1000℃；然后生长一层42～90埃的氮化硅，温度为700～750℃；接着生长一层100埃的氧化硅衬垫；再用HDP CVD淀积一层7000埃的氧化硅填充层；最后采用CMP对STI平坦化。

图4是采用本发明的工艺方法形成的STI截面结构示意图。它具有一浅沟槽隔离结构，及形成在浅沟槽隔离结构内的热氧化硅层，还包括依次生长在该热氧化硅层上的氮化硅衬垫层和氧化硅衬垫层，和填充浅沟槽的介电材料；所述氧化硅衬垫层的厚度大于氮化硅衬垫层。

下面是本发明的一个优选实施例。

首先，通过干法单晶硅刻蚀形成STI沟槽。

在920℃的温度下生长一层110埃的热氧化硅，用以增加后一层SiN的附着性，并且减小其应力的影响。

然后，在700℃的温度下生长一层70埃的SiN。注意关键在于SiN的厚度和温度，这对于能否消除电荷、减少漏电起着至关紧要的作用。