[发明专利]互补金属氧化物半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种互补金属氧化物半导体器件的制造方法。

背景技术

互补金属氧化物半导体器件由于其低电压、低功耗、集成度高而被广泛应用于计算机及通讯领域。专利申请号为200510069668.2的中国专利公开一种互补型金属氧化物半导体器件及其制造方法。互补金属氧化物半导体器件是在同一集成电路上集成N型金属氧化物半导体晶体管(NMOS)和P型金属氧化物半导体晶体管(PMOS)，由于NMOS及PMOS不同的工作方式，因而对其阈值电压调整需要分别进行。图1A～图1F是现有技术中互补型金属氧化物的制造方法。如图1A所示，首先提供一P型带有外延层100a的半导体衬底100，，并对所述衬底表面清洗。如图1B所示，旋涂光致抗蚀剂102，并通过曝光显影形成N阱图案103，然后将衬底100置入离子注入设备，进行N型杂质磷掺杂。形成N阱104。除去光致抗蚀剂102。并进行退火处理以修复掺杂过程对晶格的破坏。如图1C所示，再次旋涂光致抗蚀剂106并形成P阱图案105，通过P型杂质注入形成P阱108，除去光致抗蚀剂106并再次退火。接着如图1D所示，在所述半导体衬底100表面形成一场氧化层110。如图1E所示，在所述场氧化层上旋涂光致抗蚀剂107并定义出图案109，将所述带有图案109的半导体衬底100放入到离子注入设备，对其进行P型掺杂，该掺杂步骤用来调节N阱种杂质浓度进而调节形成的PMOS阈值电压。掺杂完成后移出所述半导体衬底100并去除光致抗蚀剂107。如图1F所示，在所述半导体衬底上形成一氧化层111，该氧化层作为栅氧，也在后面的掺杂步骤中作为衬底的保护层，使掺杂离子对衬底的损伤减小。再次将半导体衬底送入离子掺杂设备，同时对N阱和P阱进行P型掺杂。该掺杂同时改变NMOS和PMOS的阈值电压。由于该互补金属氧化物半导体器件PMOS工作在埋沟道模式，同时对PMOS和NMOS进行掺杂常常对PMOS阈值电压调节不够，因而需预先对所述P阱掺杂，然后再同时进行掺杂调节PMOS和NMOS的阈值电压。随后在所述半导体衬底100上形成浅沟槽隔离101和栅极112，然后进行金属互连，如图1G所示。

现有技术的互补型金属氧化物晶体管制造在对阈值电压的调整时，首先需要通过光刻定义出P阱区域对P阱进行预掺杂，再去除光致抗蚀，然后进行同时对N阱和P阱掺杂，增加了额外的光刻步骤，且半导体体衬底需要两次进入离子注入设备，增加了工艺的复杂性，且延长了产品生产周期并增加了费用。

发明内容

本发明提供一种互补金属氧化物半导体器件的制造方法，该方法能够简化阈值电压的调节工艺。

本发明提供的一种互补金属氧化物半导体器件的制造方法，包括：

提供一半导体衬底；

在所述半导体衬底中形成N阱和P阱；

在所述半导体衬底上形成氧化层；

对所述N阱和P阱进行第一阶段掺杂；

对所述N阱和P阱进行第二阶段掺杂；

在所述N阱和P阱区域形成栅极、源极和漏极。

所述第一阶段掺杂能量为5 5KeV～75KeV。

所述第一阶段掺杂能量为90KeV～110KeV。

所述第二阶段掺杂能量为55KeV～75KeV。

所述第二阶段掺杂能量为90KeV～110KeV。

所述掺杂物质为硼。

所述半导体衬底为P型或N型衬底。

所述半导体衬底上有外延层。

所述N阱和P阱的形成步骤为：

在所述半导体衬底上旋涂第一光致抗蚀剂并曝光显影形成N阱图案；

对所述具有N阱图案的衬底进行N型掺杂；

去除所述第一光致抗蚀剂；

对所述半导体衬底退火；

在所述半导体衬底上旋涂第二光致抗蚀剂并形成P阱图案；

对所述具有P阱图案的衬底进行P型掺杂；

去除所述第二光致抗蚀剂；

对所述半导体衬底进行退火。

该方法进一步包括：在所述栅极、源极和漏极上形成互连层。

相应的，本发明还一种互补金属氧化物半导体器件的制造方法，包括：

提供一半导体衬底；

在所述半导体衬底中形成P阱；

在所述半导体衬底上形成氧化层；

对所述半导体衬底进行第一阶段掺杂；

对所述半导体衬底进行第二阶段掺杂；

在所述P阱区域和P阱区外半导体衬底上分别形成栅极、源极和漏极。