[发明专利]互补金属氧化物半导体器件

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种互补金属氧化物半导体器件。

背景技术

互补金属氧化物半导体器件是在同一集成电路上集成N型金属氧化物半导体晶体管(NMOS)和P型金属氧化物半导体晶体管(PMOS)的半导体器件。专利申请号为200410084052.8的中国专利公开了一种互补金属氧化物半导体器件。图1为该专利公开的互补金属氧化物半导体器件结构示意图。如图1所示，衬底100上形成有栅极140和170，在所述栅极140和170两边分别形成有源极120和漏极130，在所述栅极140和170与衬底100之间形成有介电层125和155。栅极140和170材料可以是多晶硅、金属、金属合金、金属硅化物。且由于栅极140和170分别构成NMOS和PMOS的栅极，栅极140材料不同于栅极170的材料。在该专利文件中公开的CMOS器件为双栅结构，NMOS与PMOS直线排列。整个CMOS俯视图形状为长条型。图2a～图2b为现有的长条型互补金属氧化物半导体器件结构剖面及俯视示意图。如图2a给所示，衬底100可以是P型衬底或N型衬底，在所述衬底100上形成N阱110a和P阱110b在所述N阱110a和P阱110b之间形成有隔离沟槽105，在所述沟槽105中填充有氧化物。在所述N阱110a和P阱110b的衬底上分别形成有栅极140和165，所述栅极材料可以是金属、金属硅化物、多晶硅。所述栅极140和170与衬底之间形成有栅氧125和155。在所述栅极140和170侧面形成有侧墙121，用来保护栅极。在栅极140两侧的衬底中形成有源极120和漏极130，在栅极170两侧衬底中形成有源极160和漏极150。图2b为其俯视图，如图2b所示，栅极140及其两侧的源极120及漏极130形成NMOS，栅极170及其两侧的源极150和160形成PMOS，NMOS及PMOS区域外的衬底上形成有隔离区105，连接孔185将上层的互连层与所述NMOS和PMOS连接在一起。

现有互补金属氧化物半导体器件的NMOS及PMOS呈直线排布形成长条型的CMOS器件，结构单一，在布局中不够灵活，若晶片上剩余面积为其他形状而不是长条型时，晶片上该部分由于不能放置现有CMOS器件而不得不浪费，从而不利于在晶片上布局及有效及合理利用晶片面积。

发明内容

本发明提供一种互补金属氧化物半导体器件，该互补金属氧化物半导体器件结构及形状能够提高晶片面积利用率。

本发明提供的一种互补金属氧化物半导体器件，包括：

半导体衬底；

所述半导体衬底上的第一区域、第二区域；

所述第一区域和第二区域之间的隔离区；

在所述半导体衬底上贯穿所述第一区域、隔离区和第二区域的栅区；

在所述栅区两侧的第一区域、第二区域中分别形成的源区和漏区。

所述栅区的宽度为2nm～200nm。

在所述第一区域和第二区域的源极和漏极之间分别形成有第一导电沟道和第二导电沟道。

所述第一导电沟道和第二导电沟道的宽度分别为5nm～500nm。

所述栅区材料为金属或全金属硅化物。

所述金属或全金属硅化物可以是钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨、硅化镍中的一种或其组合。

所述栅区与衬底之间形成有介质层。

所述介质层材料包括二氧化硅、氮氧硅化合物、碳氧硅化合物中的一种。

所述介质层的厚度为1nm～30nm。

所述隔离区可以是氧化硅。

在所述第一区域和第二区域上形成有绝缘层和互连层。

所述半导体衬底可以是N型衬底或P型衬底。

所述第一区域可以掺入N型杂质或P型杂质。

所述第二区域可以是N型掺杂或P型掺杂。

与现有技术相比，本发明具有以下优点：本发明中在第一区域形成PMOS，第二区域形成NMOS，所述NMOS与PMOS并排分布，且共用一个栅极，形成的CMOS呈方形分布，布局中能够和现有直线型排布方式的CMOS同时使用，布局更加灵活，能够提高晶片面积利用率。制造过程中，可以通过一道光刻工艺形成公共栅极，减少工艺步骤，缩短生产周期，降低生产成本。

附图说明

图1、图2a、图2b为现有互补金属氧化物半导体器件结构示意图；

图3a～图3d为根据本发明第一实施例的互补金属氧化物半导体器件结构示意图；