[发明专利]双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dualdamascene structure)的形成方法。

背景技术

随着半导体器件制造业的飞速发展，半导体器件CMOS已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成多层互连结构时，预先在层间绝缘膜中形成互联沟槽和连接孔，然后用导电材料例如铜(Cu)填充所述互联沟槽和连接孔。

双镶嵌工艺是一种能同时形成金属导线和插塞(plug)的上下堆叠结构的方法，以用来连接半导体晶片中各层间的不同元件和导线，并利用其周围的内层介电材料(inter-layer dielectrics ILD)与其它元件相隔离。双镶嵌工艺的主要技术重点在于蚀刻填充导体金属用的沟槽的刻蚀技术，在双镶嵌工艺的前段蚀刻工艺中，目前存在两种方法制作双镶嵌构造的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口，该方法由于导线沟槽的密度相当高，使得用于定义介层窗开口的光刻胶层的表面不平整，严重影响了曝光显影工艺的分辫率。

另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽，在涂布光刻胶层之前，会先涂布一层抗反射层，以提高曝光显影工艺的分辫率。图1至图5为先形成介质窗口的双镶嵌前段蚀刻工艺示意图。如图1所示，在一具有金属导线层10的衬底上，其中用于形成金属导线层10的材质可为铜，以下是以铜导线层10为例进行说明。然后，在该铜导线层10上形成一覆盖层12，用以避免铜导线层10暴露于氧气中或其它腐蚀性化学工艺中，履盖层11的材质可为氮化硅，其形成方法可为等离子增强化学气相淀积法(PECVD)，其厚度约为300-1000左右。接着，在覆盖层11上形成一内层介电层(ILD)12，其材质可为氧化硅、含氟氧化硅或碳氧化硅，其厚度约为4000-12000左右。在ILD层12上形成一抗反射层13，其材质可为SiON、TiN、TaN或其它材质，其厚度约为200-900左右。接着在抗反射层13上形成一层光刻胶层14，其中具有介质层窗口的图案。如图2所示，以光刻胶层14为蚀刻掩膜，将光刻胶层14的介质层窗口图案转移到抗反射层13和ILD层12中。所形成的介质层窗口完全穿透ILD层12，且露出其下方的覆盖层11的表面，即ILD层12中具有完整的介质层窗口，然后移除光刻胶层14。如图3所示，在抗反射层13上再覆盖一层光刻胶，此光刻胶有可能填入介质层窗口中，经曝光显影后，形成具有导线沟槽的图案的光刻胶层20。此时，部分抗反射层13的表面暴露出来，而部分光刻胶层20仍填于介质层窗口中。如图4所示，进行蚀刻工艺，将光刻胶层20中的导线沟槽图案转移至抗反射层13和ILD层12的上部，以形成具有导线沟槽和介质层窗口22的双镶嵌图案。但是由于抗反射材质和光刻胶材质会填入之前形成的介质层窗口中，而且在介质层窗口侧壁的抗反封材质会与介电层刻蚀剂反应，在介质层窗口22的侧壁上生成有机材料的附着物。在后续的反应离子刻蚀(RIE)工艺去除光刻胶层20时，这种附着物会阻碍对周围介电质的刻蚀，在刻蚀掉光刻胶层20后，会形成所谓的栅栏(fence)24，如图5所示。

此fence会阻碍金属材质的填入，而容易于双镶嵌图案中形成金属导线的不规则形状。此外，fence的存在会造成电流于导线和介电层窗口插塞(plug)流动的障碍，而易形成电子迁移孔洞而降低可靠性。这些问题均会严重影响多层导线和介电层窗口插塞的品质。

发明内容

因此，本发明的目的在于提供一种双镶嵌结构的形成方法，去掉了抗反射层的形成步骤，通过一次刻蚀形成双镶嵌结构，以解决现有技术中存在的问题。

为达到上述目的，本发明的双镶嵌结构的形成方法包括：

提供一表面具有导电结构的半导体衬底，在衬底上形成内层介电层；

在所述内层介电层上形成具有接触孔图形的第一光刻胶层；

在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层；

刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述导电结构为止；

填充金属材料形成双镶嵌结构。

所述方法还包括在所述衬底表面和所述内层介电层之间形成覆盖层的步骤。